|
關(guān)于我們
 書單推薦 新書推薦 |
數(shù)字電路與EDA實(shí)驗(yàn)（任愛鋒） 
定 價(jià)：28 元
9 7 6 8 4 7 5 5 4 6 7 0 6  本書基于臺(tái)灣友晶科技DE0開發(fā)板實(shí)驗(yàn)平臺(tái)，介紹了Altera Quartus Ⅱ EDA軟件及Nios Ⅱ EDS嵌入式設(shè)計(jì)軟件的基本應(yīng)用。全書共6章：第1章介紹了臺(tái)灣友晶科技DE0開發(fā)板、硬件描述語言及基本的EDA設(shè)計(jì)方法及相關(guān)工具軟件；第2章介紹了基于FPGA的嵌入式開發(fā)工具Nios Ⅱ-Eclipse，并給出了詳細(xì)的設(shè)計(jì)實(shí)例；第3章為EDA初級(jí)實(shí)驗(yàn)項(xiàng)目及其實(shí)現(xiàn)方法；第4章為EDA中級(jí)實(shí)驗(yàn)項(xiàng)目及其實(shí)現(xiàn)方法；第5章為EDA提高實(shí)驗(yàn)項(xiàng)目及其實(shí)現(xiàn)方法；第6章為EDA實(shí)驗(yàn)項(xiàng)目推薦等。 本書對(duì)于EDA技術(shù)的介紹比較全面，結(jié)構(gòu)安排由淺入深，可作為電子工程、通信工程、自動(dòng)控制、電子科學(xué)與技術(shù)、電氣信息工程、微電子等專業(yè)�？�、本科及研究生數(shù)字電路與EDA相關(guān)課程的實(shí)驗(yàn)教材及課程設(shè)計(jì)的參考書，還可作為電子類設(shè)計(jì)大賽學(xué)生的設(shè)計(jì)參考書，或相關(guān)工程技術(shù)人員的參考書。 西安電子科技大學(xué)國(guó)家電工電子教學(xué)基地（國(guó)家級(jí)教學(xué)實(shí)驗(yàn)中心）EDA實(shí)驗(yàn)室創(chuàng)建于1997年，在創(chuàng)建之初就得到了Altera公司、Xilinx公司等可編程器件廠商的大力支持。為了適應(yīng)新技術(shù)的發(fā)展，2006年EDA實(shí)驗(yàn)室正式掛牌為西電Altera EDA/SOPC聯(lián)合實(shí)驗(yàn)室及培訓(xùn)中心，EDA實(shí)驗(yàn)室的校級(jí)選修課高密度在系統(tǒng)可編程技術(shù)及應(yīng)用課程作為電子工程學(xué)院所有專業(yè)學(xué)生的必修課，更名為數(shù)字電路與EDA實(shí)驗(yàn)。每年有上千名學(xué)生在EDA實(shí)驗(yàn)室學(xué)習(xí)FPGA設(shè)計(jì)技術(shù)，有近10位教師負(fù)責(zé)不同專業(yè)學(xué)生的授課。經(jīng)過多年的授課實(shí)踐及教學(xué)討論，為了進(jìn)一步規(guī)范該課程的教學(xué)內(nèi)容，我們特編寫了本書。本書也是學(xué)校教材立項(xiàng)重點(diǎn)建設(shè)教材。 本書內(nèi)容編排如下： 第1章介紹了EDA設(shè)計(jì)的硬件開發(fā)平臺(tái)與開發(fā)工具。本書所有設(shè)計(jì)實(shí)例工程都基于臺(tái)灣友晶科技的DE0開發(fā)板，因此本章介紹了DE0開發(fā)板的主要資源及Cylcone Ⅲ FPGA。本章還介紹了VHDL和Verilog基本編程結(jié)構(gòu)和語法，Quartus Ⅱ EDA軟件的完整設(shè)計(jì)過程，并給出了一個(gè)完整的DDS信號(hào)發(fā)生器設(shè)計(jì)實(shí)例。ModelSim-Altera仿真工具以及SignalTap Ⅱ嵌入式邏輯分析儀FPGA調(diào)試工具也在本章中給出了簡(jiǎn)單的介紹。第2章介紹了基于FPGA的嵌入式開發(fā)工具，包括Qsys系統(tǒng)綜合工具，Nios Ⅱ嵌入式軟核及其開發(fā)軟件Nios Ⅱ-Eclipse，最后給出了一個(gè)完整的基于Nios Ⅱ控制的DDS信號(hào)發(fā)生器實(shí)例。第3章為EDA初級(jí)實(shí)驗(yàn)，給出了5個(gè)完整的實(shí)驗(yàn)設(shè)計(jì)。第4章為EDA中級(jí)實(shí)驗(yàn)，給出了2個(gè)完整的中級(jí)難度實(shí)驗(yàn)。第5章為EDA提高實(shí)驗(yàn)，給出了3個(gè)具有一定難度的設(shè)計(jì)實(shí)驗(yàn)。第6章給出了6個(gè)推薦的EDA實(shí)驗(yàn)項(xiàng)目，其中只給出了設(shè)計(jì)要求及簡(jiǎn)單的設(shè)計(jì)分析；同時(shí)給出了EDA綜合設(shè)計(jì)報(bào)告的參考格式，供讀者在編寫綜合設(shè)計(jì)報(bào)告時(shí)參考。附錄部分給出了VHDL和Verilog編程中常用的邏輯符號(hào)，以及臺(tái)灣友晶科技DE0開發(fā)板的FPGA引腳分配表和原理圖。本書中DDS設(shè)計(jì)實(shí)例貫穿始終，從最基本的DDS信號(hào)產(chǎn)生原理圖設(shè)計(jì)到作為軟核Nios Ⅱ處理器外設(shè)的Qsys自定制外設(shè)控制，讀者可以根據(jù)實(shí)例體會(huì)整個(gè)Altera EDA工具的設(shè)計(jì)思想和流程。 任愛鋒編寫了本書的第1、2、5、6章和附錄，并負(fù)責(zé)統(tǒng)籌全稿；袁曉光編寫了第3、4章。西安電子科技大學(xué)的孫肖子教授在百忙之中審閱了全書并提出了許多寶貴的建議和修改意見，在此表示誠(chéng)摯的謝意。此外，實(shí)驗(yàn)中心的王爽教授、周佳社教授對(duì)本書的編排給予了大力支持和幫助，在此一并表示感謝。 由于編者水平有限，書中難免有疏漏和不妥之處，懇請(qǐng)讀者批評(píng)指正。 編 者 第1章 EDA硬件開發(fā)平臺(tái)與開發(fā)工具.......................................................................... 1 1.1 硬件開發(fā)平臺(tái)簡(jiǎn)介............................................................................................... 1 1.2 硬件描述語言.................................................................................................... 11 1.3 Quartus Ⅱ 13.0 EDA軟件應(yīng)用.......................................................................... 21 1.4 ModelSim-Altera 10.1d簡(jiǎn)介................................................................................ 63 1.5 FPGA調(diào)試工具SignalTap Ⅱ應(yīng)用...................................................................... 68 第2章 基于FPGA的嵌入式開發(fā)工具......................................................................... 76 2.1 Qsys系統(tǒng)開發(fā)工具............................................................................................. 76 2.2 Nios Ⅱ嵌入式軟核及開發(fā)工具介紹................................................................... 82 2.3 FPGA嵌入式系統(tǒng)設(shè)計(jì)實(shí)例................................................................................ 84 第3章 EDA初級(jí)實(shí)驗(yàn)............................................................................................... 114 3.1 流水燈實(shí)驗(yàn)...................................................................................................... 114 3.2 計(jì)時(shí)器實(shí)驗(yàn)...................................................................................................... 123 3.3 單穩(wěn)態(tài)觸發(fā)器實(shí)驗(yàn)........................................................................................... 130 3.4 脈寬調(diào)制(PWM)實(shí)驗(yàn)........................................................................................ 134 3.5 直接數(shù)字頻率合成(DDS)波形發(fā)生器實(shí)驗(yàn)......................................................... 136 第4章 EDA中級(jí)實(shí)驗(yàn)............................................................................................... 141 4.1 呼吸流水燈實(shí)驗(yàn)............................................................................................... 141 4.2 通用異步串行收發(fā)(UART)實(shí)驗(yàn)......................................................................... 150 第5章 EDA提高實(shí)驗(yàn)............................................................................................... 162 5.1 VGA視頻信號(hào)產(chǎn)生實(shí)驗(yàn)................................................................................... 162 5.2 Qsys用戶自定制外設(shè)實(shí)驗(yàn)................................................................................ 175 5.3 PS/2鍵盤接口的FPGA設(shè)計(jì)............................................................................. 192 第6章 EDA實(shí)驗(yàn)項(xiàng)目推薦........................................................................................ 200 6.1 自動(dòng)售貨機(jī)控制系統(tǒng)設(shè)計(jì)................................................................................. 200 6.2 PS/2鍵盤接口控制器設(shè)計(jì)................................................................................ 201 6.3 VGA圖像顯示控制系統(tǒng)設(shè)計(jì)............................................................................ 202 6.4 基于FPGA的電梯控制系統(tǒng)設(shè)計(jì)...................................................................... 204 6.5 洗衣機(jī)洗滌控制系統(tǒng)設(shè)計(jì)................................................................................. 205 6.6 基于FPGA的多路數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)............................................................... 207 6.7 綜合設(shè)計(jì)報(bào)告參考格式.................................................................................... 207 附錄............................................................................................................................ 209 附錄1 Verilog HDL中常用運(yùn)算符.......................................................................... 209 附錄2 VHDL中常用運(yùn)算符................................................................................... 210 附錄3 DE0開發(fā)板引腳分配表............................................................................... 211 附錄4 DE0開發(fā)板原理圖...................................................................................... 214 參考文獻(xiàn)..................................................................................................................... 232
你還可能感興趣
我要評(píng)論
|
