本書根據(jù)新修訂的《高等工業(yè)學(xué)校電子技術(shù)基礎(chǔ)課程教學(xué)基本要求》，并結(jié)合多年的教學(xué)實(shí)踐經(jīng)驗(yàn)編寫而成。主要內(nèi)容包括：數(shù)字邏輯基礎(chǔ)、邏輯門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、半導(dǎo)體存儲(chǔ)器、脈沖波形的產(chǎn)生與變換、A/D與D/A轉(zhuǎn)換、可編程邏輯器件、VHDL簡(jiǎn)介、VHDL在數(shù)字系統(tǒng)分析與設(shè)計(jì)中的應(yīng)用舉例等。各章前有內(nèi)容提要、學(xué)習(xí)提示，章末有小結(jié)、習(xí)題。
本書可作為高等學(xué)校電氣信息類、電子信息類、計(jì)算機(jī)類及相近專業(yè)本科生數(shù)字電子技術(shù)基礎(chǔ)教材和教學(xué)參考書，也可作為有關(guān)工程技術(shù)人員的參考書。
數(shù)字電子技術(shù)基礎(chǔ)作為電氣信息類的技術(shù)基礎(chǔ)課，其主要內(nèi)容與其他教材沒有本質(zhì)區(qū)別，但本書在介紹基本內(nèi)容的基礎(chǔ)上，融入了編者在教學(xué)過程中的思考與積累，在修改中，注重了對(duì)細(xì)節(jié)內(nèi)容的描述，以便更符合適合學(xué)生循序漸進(jìn)地學(xué)習(xí)這一特點(diǎn)。
目錄
第1章 數(shù)字邏輯基礎(chǔ) 1
1.1 概述 1
1.1.1 數(shù)字技術(shù)的特點(diǎn) 1
1.1.2 數(shù)字電路的發(fā)展 2
1.1.3 數(shù)字電路的研究對(duì)象、分析工具及描述方法 3
1.2 數(shù)制與碼制 3
1.2.1 基數(shù)、位權(quán)的基本概念 3
1.2.2 幾種常用的數(shù)制 4
1.2.3 數(shù)制之間的相互轉(zhuǎn)換 5
1.2.4 碼制 8
1.3 三種基本邏輯運(yùn)算 10
1.3.1 與運(yùn)算 10
1.3.2 或運(yùn)算 11
1.3.3 非運(yùn)算 12
1.3.4 常用復(fù)合邏輯 13
1.4 邏輯代數(shù)的基本定理 14
1.4.1 邏輯代數(shù)的基本定律 14
1.4.2 基本規(guī)則 15
1.4.3 邏輯運(yùn)算的優(yōu)先級(jí)別 16
1.4.4 基本定律的應(yīng)用 16
1.5 邏輯函數(shù)及其表示方法 18
1.5.1 邏輯函數(shù)的定義 18
1.5.2 邏輯函數(shù)的表示方法 18
1.6 邏輯函數(shù)的化簡(jiǎn) 21
1.6.1 邏輯函數(shù)化簡(jiǎn)的意義 21
1.6.2 代數(shù)化簡(jiǎn)法 22
1.6.3 卡諾圖化簡(jiǎn)法 25
小結(jié) 33
習(xí)題 34
習(xí)題分析舉例 36
第2章 邏輯門電路 40
2.1 簡(jiǎn)單的與、或、非門電路 40
2.1.1 二極管的開關(guān)特性 40
2.1.2 三極管的開關(guān)特性 41
2.1.3 簡(jiǎn)單的與、或、非門電路 43
2.2 TTL與非門電路 47
2.2.1 TTL與非門的工作原理 47
2.2.2 TTL與非門的外特性 50
2.2.3 TTL與非門的主要參數(shù) 52
2.2.4 抗飽和TTL電路 57
2.2.5 集電極開路與非門和三態(tài)與非門 58
2.3 CMOS門電路 62
2.3.1 NMOS邏輯門電路 62
2.3.2 CMOS邏輯門電路 64
2.3.3 CMOS傳輸門 67
2.4 邏輯門電路使用中的幾個(gè)實(shí)際問題 68
2.4.1 各種門電路之間的接口問題 68
2.4.2 門電路帶其他負(fù)載的問題 72
2.4.3 多余輸入端的處理措施 72
小結(jié) 73
習(xí)題 73
習(xí)題分析舉例 76
第3章 組合邏輯電路 79
3.1 概述 79
3.1.1 組合邏輯電路的特點(diǎn) 79
3.1.2 組合邏輯電路邏輯功能描述方式及各種描述方式的相互關(guān)系 80
3.2 組合邏輯電路的分析方法 83
3.3 組合邏輯電路設(shè)計(jì)的一般方法 87
3.4 編碼器與譯碼器 90
3.4.1 編碼器 90
3.4.2 譯碼器 94
3.5 數(shù)據(jù)分配器與數(shù)據(jù)選擇器 104
3.5.1 數(shù)據(jù)分配器 104
3.5.2 數(shù)據(jù)選擇器 104
3.6 算術(shù)運(yùn)算電路 110
3.6.1 加法器 110
3.6.2 二進(jìn)制減法運(yùn)算 112
3.6.3 加法器應(yīng)用舉例 115
3.6.4 數(shù)值比較器 117
3.7 組合邏輯電路應(yīng)用舉例 121
3.7.1 奇偶發(fā)生器/校驗(yàn)器在數(shù)據(jù)傳輸中的應(yīng)用 121
3.7.2 簡(jiǎn)易交通信號(hào)燈控制電路 122
3.7.3 全加器電路實(shí)現(xiàn)形式的多樣性討論 124
3.8 組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn) 129
3.8.1 產(chǎn)生競(jìng)爭(zhēng)-冒險(xiǎn)的原因 129
3.8.2 冒險(xiǎn)現(xiàn)象的判別 131
3.8.3 消除冒險(xiǎn)現(xiàn)象的方法 132
小結(jié) 134
習(xí)題 135
習(xí)題分析舉例 140
第4章 觸發(fā)器 145
4.1 概述 145
4.2 觸發(fā)器的電路結(jié)構(gòu)與工作原理 146
4.2.1 基本RS觸發(fā)器 146
4.2.2 同步RS觸發(fā)器 149
4.2.3 主從觸發(fā)器 153
4.2.4 邊沿觸發(fā)器 157
4.3 觸發(fā)器的邏輯功能及其描述方法 160
4.3.1 RS觸發(fā)器 161
4.3.2 JK觸發(fā)器 163
4.3.3 D觸發(fā)器 163
4.3.4 T觸發(fā)器 164
4.4 觸發(fā)器的脈沖工作特性 167
4.4.1 傳輸延遲時(shí)間 167
4.4.2 建立時(shí)間 168
4.4.3 保持時(shí)間 168
4.4.4 最大時(shí)鐘頻率 168
小結(jié) 169
習(xí)題 169
習(xí)題分析舉例 174
第5章 時(shí)序邏輯電路 179
5.1 概述 179
5.1.1 時(shí)序邏輯電路的一般結(jié)構(gòu)形式 179
5.1.2 時(shí)序邏輯電路的描述方法 180
5.2 時(shí)序邏輯電路的分析方法 182
5.2.1 同步時(shí)序邏輯電路分析舉例 182
5.2.2 異步時(shí)序電路分析舉例 185
5.3 寄存器和移位寄存器 187
5.3.1 寄存器 187
5.3.2 移位寄存器 188
5.4 計(jì)數(shù)器 192
5.4.1 觸發(fā)器組成的計(jì)數(shù)器 192
5.4.2 集成計(jì)數(shù)器 195
5.4.3 計(jì)數(shù)器的設(shè)計(jì)方法 204
5.5 順序脈沖發(fā)生器與序列信號(hào)發(fā)生器 213
5.5.1 順序脈沖發(fā)生器 213
5.5.2 序列信號(hào)發(fā)生器 214
5.6 時(shí)序邏輯電路應(yīng)用舉例 216
5.6.1 定周期交通信號(hào)燈控制電路 216
5.6.2 多路脈沖信號(hào)形成電路 217
5.6.3 計(jì)數(shù)器電路實(shí)現(xiàn)形式的靈活性討論 218
小結(jié) 225
習(xí)題 226
習(xí)題分析舉例 229
第6章 半導(dǎo)體存儲(chǔ)器 234
6.1 概述 234
6.2 只讀存儲(chǔ)器 237
6.3 隨機(jī)存儲(chǔ)器 245
小結(jié) 252
習(xí)題 253
第7章 脈沖波形的產(chǎn)生與變換 257
7.1 概述 257
7.2 多諧振蕩器 258
7.2.1 反相器與RC元件組成的環(huán)形多諧振蕩器 259
7.2.2 采用石英晶體的多諧振蕩器 264
7.3 單穩(wěn)態(tài)觸發(fā)器 266
7.3.1 門電路與RC元件構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 266
7.3.2 集成單穩(wěn)態(tài)觸發(fā)器 269
7.3.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用 271
7.4 施密特觸發(fā)器 272
7.4.1 門電路構(gòu)成的施密特觸發(fā)器 273
7.4.2 施密特觸發(fā)器的應(yīng)用 275
7.5 555定時(shí)器及其應(yīng)用 277
7.5.1 555定時(shí)器的電路組成及工作原理 277
7.5.2 555構(gòu)成的施密特觸發(fā)器 279
7.5.3 555構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 280
7.5.4 555構(gòu)成的多諧振蕩器 282
7.6 應(yīng)用電路舉例 285
小結(jié) 287
習(xí)題 288
習(xí)題分析舉例 293
第8章 數(shù)/模與模/數(shù)轉(zhuǎn)換電路 296
8.1 概述 296
8.2 數(shù)/模轉(zhuǎn)換電路 297
8.2.1 D/A轉(zhuǎn)換的基本思路 297
8.2.2 典型的D/A轉(zhuǎn)換電路 298
8.2.3 D/A轉(zhuǎn)換器的輸出方式 302
8.2.4 D/A轉(zhuǎn)換器的主要技術(shù)參數(shù) 304
8.2.5 集成D/A轉(zhuǎn)換器應(yīng)用舉例 306
8.3 模數(shù)轉(zhuǎn)換電路 308
8.3.1 A/D轉(zhuǎn)換的基本原理 308
8.3.2 直接A/D轉(zhuǎn)換器 311
8.3.3 間接A/D轉(zhuǎn)換器 315
8.3.4 A/D轉(zhuǎn)換器的主要技術(shù)參數(shù) 318
8.3.5 集成A/D轉(zhuǎn)換器舉例 319
小結(jié) 320
習(xí)題 320
習(xí)題分析舉例 323
第9章 可編程邏輯器件 325
9.1 概述 325
9.1.1 可編程邏輯器件發(fā)展過程簡(jiǎn)介 325
9.1.2 PLD的分類 326
9.1.3 PLD中門電路的習(xí)慣表示方法 328
9.2 PLA和PAL的電路結(jié)構(gòu) 328
9.2.1 PLA的電路結(jié)構(gòu)與應(yīng)用舉例 329
9.2.2 PAL的電路結(jié)構(gòu)與應(yīng)用舉例 329
9.3 通用陣列邏輯（GAL） 335
9.3.1 GAL器件的基本結(jié)構(gòu) 335
9.3.2 可編程輸出邏輯宏單元OLMC 335
9.3.3 GAL器件的特點(diǎn) 340
9.4 高密度可編程邏輯器件HPLD 341
9.4.1 典型的CPLD結(jié)構(gòu) 342
9.4.2 現(xiàn)場(chǎng)可編程門陣列FPGA 347
9.4.3 CPLD與FPGA比較 351
小結(jié) 351
習(xí)題 352
第10章 VHDL簡(jiǎn)介 353
10.1 VHDL基礎(chǔ) 353
10.1.1 標(biāo)識(shí)符、常量及信號(hào) 354
10.1.2 數(shù)據(jù)類型 355
10.1.3 運(yùn)算操作符 356
10.1.4 基本設(shè)計(jì)單元 357
10.2 常用組合邏輯功能器件的VHDL描述 359
10.2.1 VHDL的主要描述語(yǔ)句 359
10.2.2 常用組合邏輯功能器件的VHDL描述 363
10.3 觸發(fā)器的VHDL描述 368
10.3.1 時(shí)鐘信號(hào)的VHDL描述 368
10.3.2 D觸發(fā)器的VHDL描述 369
10.3.3 JK觸發(fā)器的VHDL描述 371
10.3.4 RS觸發(fā)器的VHDL描述 372
10.4 常見時(shí)序邏輯電路的VHDL描述 373
10.4.1 生成語(yǔ)句及元件例化語(yǔ)句 373
10.4.2 寄存器的VHDL描述 375
10.4.3 計(jì)數(shù)器的VHDL描述 377
小結(jié) 380
習(xí)題 380
第11章 VHDL在數(shù)字系統(tǒng)分析與設(shè)計(jì)中的應(yīng)用舉例 381
11.1 鍵盤編碼器電路組成及程序分析 381
11.2 具有基本功能的數(shù)字時(shí)鐘電路的設(shè)計(jì) 385
11.2.1 設(shè)計(jì)要求及系統(tǒng)框圖 386
11.2.2 從上到下的層次化設(shè)計(jì) 387
11.2.3 從下向上創(chuàng)建模塊 389
11.2.4 設(shè)計(jì)頂層模塊的VHDL源程序 395
11.3 簡(jiǎn)易交通信號(hào)燈控制電路的設(shè)計(jì) 398
11.3.1 設(shè)計(jì)要求及系統(tǒng)框圖 399
11.3.2 從上到下的層次化設(shè)計(jì) 400
11.3.3 從下向上創(chuàng)建模塊 401
小結(jié) 405
習(xí)題 405
部分習(xí)題參考答案 407
參考文獻(xiàn) 411
書單推薦
