前言
1 EDA技術(shù)概述
1.1 EDA技術(shù)及其發(fā)展
1.2 EDA主要內(nèi)容及主要EDA廠商
1.3 EDA設(shè)計(jì)流程
1.4 數(shù)字系統(tǒng)的設(shè)計(jì)
1.5 EDA技術(shù)的應(yīng)用
小結(jié)
習(xí)題

2 CPID／FPGA大規(guī)�？删幊踢壿嬈骷�
2.1 可編程邏輯器件概述
2.2 CPID／FPGA結(jié)構(gòu)與工作原理
2.3 CPID／FPGA的編程與配置
2.4 CPID／FPGA的比較和選用
小結(jié)
習(xí)題

3 VHDL硬件描述語(yǔ)言
3.1 硬件描述語(yǔ)言概述
3.2 VHDL程序結(jié)構(gòu)
3.3 VHDL語(yǔ)言要素
3.4 VHDL順序語(yǔ)句
3.5 VHDL并行語(yǔ)句
小結(jié)
習(xí)題

4 QuartusⅡ軟件的使用
4.1 QuartusⅡ的初步認(rèn)識(shí)
4.2 QuartusⅡ的安裝
4.3 QuartusⅡ的設(shè)計(jì)文件輸入
4.4 QuartusⅡ設(shè)計(jì)項(xiàng)目的編譯
4.5 QuartusⅡ設(shè)計(jì)項(xiàng)目的仿真與器件編程
小結(jié)
習(xí)題

5 常用數(shù)字電路的VHDL實(shí)現(xiàn)
5.1 組合邏輯電路的VHDL實(shí)現(xiàn)
5.2 時(shí)序邏輯電路的VHDL實(shí)現(xiàn)
5.3 存儲(chǔ)器電路的VHDL實(shí)現(xiàn)
5.4 狀態(tài)機(jī)的VHDL實(shí)現(xiàn)
小結(jié)
習(xí)題

6 LPM宏功能塊與IP核應(yīng)用
6.1 宏功能模塊概述
6.2 LPM計(jì)數(shù)器宏模塊
6.3 流水線乘法累加器的設(shè)計(jì)
6.4 LPM隨機(jī)存儲(chǔ)器宏模塊
6.5 LPM只讀存儲(chǔ)器宏模塊
6.6 LPM鎖相環(huán)宏模塊
小結(jié)
習(xí)題

7 SOPC技術(shù)
7.1 SOPC技術(shù)簡(jiǎn)介
7.2 SOPC：Builder簡(jiǎn)介
7.3 SOPC：系統(tǒng)設(shè)計(jì)流程
7.4 SOPC系統(tǒng)架構(gòu)
7.5 基于NiosⅡ的SOPC開(kāi)發(fā)實(shí)例
小結(jié)
習(xí)題

8 FPGA的顯示及鍵盤(pán)控制
8.1 流水燈顯示控制
8.2 8位數(shù)碼管動(dòng)態(tài)顯示控制
8.3 矩陣鍵盤(pán)控制
8.4 LCD1602液晶顯示控制
小結(jié)
習(xí)題

9 FPGA的應(yīng)用設(shè)計(jì)實(shí)例
9.1 模擬交通信號(hào)燈控制設(shè)計(jì)
9.2 數(shù)字頻率計(jì)的設(shè)計(jì)
9.3 數(shù)字秒表的設(shè)計(jì)
9.4 音樂(lè)播放器的設(shè)計(jì)
9.5 步進(jìn)電動(dòng)機(jī)控制設(shè)計(jì)
小結(jié)
習(xí)題

10 EDA技術(shù)實(shí)驗(yàn)
10.1 門(mén)電路及觸發(fā)器實(shí)驗(yàn)
10.2 邏輯電路實(shí)驗(yàn)
10.3 宏功能塊與SOPC技術(shù)實(shí)驗(yàn)
10.4 FPGA綜合應(yīng)用實(shí)驗(yàn)
附錄 VHDL保留字
參考文獻(xiàn)