現(xiàn)場(chǎng)可編程門陣列（ＦＰＧＡ）是Ｘｉｌｉｎｘ公司在１９８５年發(fā)明的。ＦＰＧＡ對(duì)工程各個(gè)方向的影響持續(xù)迅速增長(zhǎng)。這樣的進(jìn)步有多方面原因，其中最重要的是ＦＰＧＡ的固有配置性及其廉價(jià)的升級(jí)成本。預(yù)測(cè)表明ＦＰＧＡ的影響會(huì)持續(xù)增長(zhǎng)且應(yīng)用范圍會(huì)增加。近代的現(xiàn)場(chǎng)配置芯片合并了多核處理器和重復(fù)配置邏輯附件的一些常用器件，如數(shù)字信號(hào)處理器件和塊存儲(chǔ)器�；�于ＦＰＧＡ的系統(tǒng)是可綜合的，可在普通計(jì)算機(jī)使用集成設(shè)計(jì)環(huán)境中執(zhí)行。這樣的系統(tǒng)實(shí)驗(yàn)和探索普遍基于連接到相同環(huán)境的原型機(jī)板。
眾所周知，且已證實(shí)ＦＰＧＡ可高效應(yīng)用于工程應(yīng)用中。一個(gè)原因是系統(tǒng)復(fù)雜性的增長(zhǎng)很難使輪船設(shè)計(jì)不出錯(cuò)。因此，有必要在制造之后修正錯(cuò)誤，而這個(gè)可在自定義器件中輕松完成。
當(dāng)代芯片的復(fù)雜性隨著時(shí)間呈指數(shù)增長(zhǎng)，可用的晶體管數(shù)量比有意義的設(shè)計(jì)能力增長(zhǎng)更快。這個(gè)情況是眾所周知的設(shè)計(jì)生產(chǎn)力差距，且這個(gè)差距還在持續(xù)增長(zhǎng)。
因此，設(shè)計(jì)生產(chǎn)力是將來(lái)系統(tǒng)的真實(shí)挑戰(zhàn)。盡管在單位產(chǎn)量和收入方面，專用集成電路（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔｓ，ＡＳＩＣ） 和專用標(biāo)準(zhǔn)產(chǎn)品（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＳｔａｎｄａｒｄＰｒｏｄｕｃｔｓ，ＡＳＳＰ）超過(guò)了ＦＰＧＡ，但是預(yù)測(cè)ＦＰＧＡ設(shè)計(jì)開(kāi)始數(shù)量是領(lǐng)先于ＡＳＩＣ／ＡＳＳＰ的設(shè)計(jì)開(kāi)始。因此，ＦＰＧＡ高度參與設(shè)計(jì)電路和系統(tǒng)，并且需要更佳的設(shè)計(jì)產(chǎn)品，無(wú)疑需要巨大工程資源，這是技術(shù)普遍性的主要輸出，本書旨在輔助相關(guān)課程。
ＦＰＧＡ的操作時(shí)鐘頻率比普通電腦和ＡＳＩＣ更低。最先進(jìn)器件的成本很高，稍微便宜的芯片操作的時(shí)鐘頻率比不便宜的廣泛使用的電腦更低。ＦＰＧＡ的最重要的應(yīng)用是改善被執(zhí)行系統(tǒng)的性能。為了實(shí)現(xiàn)通常較慢的器件加速，并行性需要高階應(yīng)用。
本書有兩個(gè)目的，且由兩部分組成。第一部分包含第１～５章及附錄Ａ和Ｂ（由ＶａｌｅｒｙＳｋｌｙａｒｏｖ和ＩｏｕｌｉｉａＳｋｌｉａｒｏｖａ編寫），引入數(shù)字系統(tǒng)的設(shè)計(jì)概念，使用現(xiàn)代ＦＰＧＡ并將作者所得結(jié)果呈現(xiàn)到基于ＦＰＧＡ的高性能加速。這一部分由５章節(jié)組成，這些章節(jié)具有擴(kuò)展主題，通常包含數(shù)字系統(tǒng)，在這種方式下討論基于ＦＰＧＡ的設(shè)計(jì)，由實(shí)例例證，由相關(guān)便宜的原型機(jī)板的實(shí)驗(yàn)支持。本書的第二部分包含第６～９章（由ＡｌｅｘａｎｄｅｒＢａｒｋａｌｏｖ和ＬａｒｉｓａＴｉｔａｒｅｎｋｏ編寫），覆蓋更多的有限狀態(tài)機(jī)（ＦＳＭ）的理論知識(shí)，以及減少ＦＰＧＡ基本資源的主要目的（器件或查找表），最小化電路的延時(shí)，在ＦＰＧＡ中達(dá)到更佳的基礎(chǔ)器件優(yōu)化。
原書前言Ⅴ　與ＦＰＧＡ領(lǐng)域其他同類書相比，本書具有以下特點(diǎn)：
（１）每章都提供簡(jiǎn)明易懂的摘要（甚至對(duì)該領(lǐng)域的初學(xué)者都是合適的），擴(kuò)展到更先進(jìn)的主題，覆蓋提出的、作者傳播的和實(shí)際應(yīng)用中的眾多實(shí)例例證的新技術(shù)。
（２）完全綜合的硬件描述規(guī)范（尤其是ＶＨＤＬ），對(duì)于眾多描述的電路和系統(tǒng)，已經(jīng)可以被測(cè)試和組成實(shí)際工程設(shè)計(jì)，對(duì)于未畢業(yè)和已畢業(yè)的學(xué)生而言都是必不可少的。
（３）大量實(shí)際設(shè)計(jì)基于提出的模型和方法，對(duì)于完全應(yīng)用，討論的領(lǐng)域如數(shù)據(jù)處理、組合搜索和計(jì)算，依賴層次有限狀態(tài)機(jī)模型。
（４）探索模型和方法，涉及核配置邏輯器件和大量嵌入模塊（如存儲(chǔ)器和數(shù)字信號(hào)處理器件）和基于模板的電路。
本書提供以下額外特性：
（１）設(shè)計(jì)實(shí)例都在Ｘｉｌｉｎｘ和ＡｌｔｅｒａＦＰＧＡ三類原型機(jī)板上測(cè)試過(guò)。最新的Ｎｅｘ�玻�ｓ－４板屬于Ｄｉｇｉｌｅｎｔ，最新的Ａｒｔｉｘ－７ＦＰＧＡ屬于Ｘｉｌｉｎｘ７系列，以及眾所周知的ＤｉｇｉｌｅｎｔＡｔｌｙｓ板，屬于Ｓｐａｒｔａｎ－６ＦＰＧＡ，用于大量實(shí)例中。許多工程也在ＤＥ２－１１５板中測(cè)試過(guò)，使用ＡｌｔｅｒａＣｙｃｌｏｎ－ＩＶｅＦＰＧＡ，這個(gè)芯片專為教育設(shè)計(jì)并廣泛應(yīng)用于大學(xué)課程。
（２）本書中所有ＶＨＤＬ例子都是可在線下載的，網(wǎng)址是ｈｔｔｐ： ／／ｓｗｅｅｔ�保酰岐保穑簦�ｓｋｌ／Ｓｐｒｉｎｇｅｒ２０１４�保瑁簦恚�。該網(wǎng)址也提供最新升級(jí)的工程。這些工程可以下載測(cè)試并立即評(píng)估。每個(gè)實(shí)例包括簡(jiǎn)明的說(shuō)明、ＶＨＤＬ代碼、用戶約束文件和所選擇ＦＰＧＡ的比特流。
本書各章內(nèi)容如下：
第１章引入ＦＰＧＡ結(jié)構(gòu)，通過(guò)表現(xiàn)現(xiàn)代器件的普通結(jié)構(gòu)并解釋核器件，以及最重要的嵌入模塊，比如存儲(chǔ)器和數(shù)字信號(hào)處理器件。討論一些典型的基于ＦＰＧＡ的設(shè)計(jì)方案，覆蓋了規(guī)范階段，提供物理約束、執(zhí)行、配置和最后的測(cè)試。在這章的摘要部分，設(shè)計(jì)規(guī)范表現(xiàn)在原理圖級(jí)，其中電路從供應(yīng)商特供庫(kù)中的可用器件、用戶定義模塊或合理定制的知識(shí)產(chǎn)權(quán)核。給出的一些簡(jiǎn)化實(shí)例可在基于ＦＰＧＡ的原型機(jī)板上測(cè)試。本書用的三類原型機(jī)板簡(jiǎn)要特色化，并介紹了在ＦＰＧＡ中執(zhí)行電路和系統(tǒng)之間的交流。所有處理步驟都通過(guò)大量實(shí)例進(jìn)行介紹。
第２章簡(jiǎn)要介紹綜合ＶＨＤＬ，足夠用于在沒(méi)有太多背景知識(shí)的情況下理解給出的設(shè)計(jì)方法和例子。這一章的主要目的是解釋基本ＶＨＤＬ模塊及其規(guī)范能力。有許多很好地介紹ＶＨＤＬ的書可用于補(bǔ)充本書。我們的初級(jí)目的是綜合和優(yōu)化基于ＦＰＧＡ的電路和系統(tǒng)，ＶＨＤＬ是本書用于描述理想功能和結(jié)構(gòu)的工具。因此，本章旨在便于讀者閱讀后續(xù)內(nèi)容。
第３章首先簡(jiǎn)要介紹廣泛使用的簡(jiǎn)單組合和時(shí)序電路。許多實(shí)例與在ＦＰＧＡ中執(zhí)行的電路同時(shí)給出。接下來(lái)介紹眾多優(yōu)化技術(shù)，特別強(qiáng)調(diào)板并行性，對(duì)于基于基于ＦＰＧＡ的系統(tǒng)優(yōu)化與綜合Ⅵ　ＦＰＧＡ的應(yīng)用很重要。引入更復(fù)雜的數(shù)字電路和系統(tǒng)，比如并行網(wǎng)絡(luò)用于排序和搜索、漢明權(quán)重計(jì)數(shù)器／比較器、并發(fā)向量處理單元和先進(jìn)的有限狀態(tài)機(jī)。設(shè)計(jì)這樣的電路使得眾多操作數(shù)據(jù)可以并行執(zhí)行�；�于網(wǎng)絡(luò)的方案，比如排序和計(jì)數(shù)網(wǎng)絡(luò)，足夠映射電路到ＦＰＧＡ原語(yǔ)（查找表）。討論并評(píng)估大量可用競(jìng)爭(zhēng)方法。所有電路和系統(tǒng)都用ＶＨＤＬ描述，在ＦＰＧＡ中執(zhí)行和測(cè)試，最后應(yīng)用各種標(biāo)準(zhǔn)評(píng)估。提出的許多新方法都是可綜合的，使得很復(fù)雜的工程在ＦＰＧＡ中完成，用于解決不同領(lǐng)域的先進(jìn)問(wèn)題，比如數(shù)據(jù)處理核組合搜索。
第４章首先例證商業(yè)可用知識(shí)產(chǎn)權(quán)核可以嵌入不同設(shè)計(jì)中。尤其描述了數(shù)字信號(hào)處理片構(gòu)建的算術(shù)電路和參數(shù)化存儲(chǔ)塊提供支持?jǐn)?shù)據(jù)緩沖（如ＦＩＦＯ，即先進(jìn)先出）。給出數(shù)字信號(hào)處理器的更多細(xì)節(jié)，且表明這些如何高效用于實(shí)際電路，如漢明權(quán)重計(jì)數(shù)器／比較器。本章的主要致力于主機(jī)和基于ＦＰＧＡ的原型機(jī)板通過(guò)Ｄｉｇｉ�玻欤澹睿粼鰪�(qiáng)并行接口和通用異步接收和傳輸（ＵｎｉｖｅｒｓａｌＡｓｙｎｃｈｒｏｎｏｕｓＲｅｃｅｉｖｅｒａｎｄＴｒａｎｓｍｉｔｔｅｒ，ＵＡＲＴ）接口的交互。描述了交流模塊的完整細(xì)節(jié)，包括由Ｃ語(yǔ)言發(fā)展的通用計(jì)算機(jī)的軟件和ＦＰＧＡ的硬件。下一部分將設(shè)計(jì)的模塊用于包含不同目的的交流工程。更復(fù)雜的設(shè)計(jì)用于第３章基于網(wǎng)絡(luò)的迭代數(shù)據(jù)排序，以這種方式執(zhí)行和測(cè)試，并作為完整的功能實(shí)例。本章總結(jié)簡(jiǎn)要的描述可編程片上系統(tǒng)（ＰＳｏＣ），組合了嵌入處理系統(tǒng)和重復(fù)配置邏輯，通向更高效的應(yīng)用執(zhí)行。給出并討論提出的映射第３章的設(shè)計(jì)到ＰＳｏＣ的方法。
第５章概述基于層次和并行規(guī)范的設(shè)計(jì)技術(shù)。首先引入層次計(jì)算圖（ＨＧＳ），使復(fù)雜的數(shù)字控制算法被解體為更高效的描述。ＨＧＳ描述的模塊是基本實(shí)體，提供技術(shù)基礎(chǔ)，是自動(dòng)、完整和潛在可重復(fù)使用的器件。必須設(shè)計(jì)模塊如下：①可以獨(dú)立于其他模塊測(cè)試；②具有良好定義的外部接口可重復(fù)用于不同規(guī)范。這表明ＨＧＳ（模塊）可以在具有棧存儲(chǔ)器的層次有限狀態(tài)機(jī)（ＨＦＳＭ） 執(zhí)行。給出許多ＶＨＤＬ實(shí)例用于例證ＨＦＳＭ可以執(zhí)行層次算法和支持遞歸算法。描述多類ＨＦＳＭ和可綜合ＶＨＤＬ模板，也討論并行規(guī)范和并行ＨＦＳＭ。許多全功能的ＶＨＤＬ實(shí)例對(duì)以上所有類型的ＨＦＳＭ進(jìn)行了介紹和評(píng)價(jià)。這也表明軟件程序可以通過(guò)使用ＨＦＳＭ模塊映射到硬件。最后提出ＨＦＳＭ的變體優(yōu)化技術(shù)。
第６章致力于在ＦＰＧＡ執(zhí)行的ＭｏｏｒｅＦＳＭ的邏輯電路優(yōu)化。給出功能和結(jié)構(gòu)解體方法的普通特性。ＦＰＧＡ的特色是可分析的，減少查找表（ＬＵＴ） 器件在ＭｏｏｒｅＦＳＭ的邏輯電路的數(shù)量。對(duì)于ＭｏｏｒｅＦＳＭ，分類的優(yōu)化方法包括：①狀態(tài)代碼轉(zhuǎn)換為偽等狀態(tài)代碼（ＰＥＳ）；②狀態(tài)代碼表現(xiàn)為ＰＥＳ代碼的并置和微操作集；③邏輯條件替換（ＦＳＭ的輸入變量）和其他變量。所有討論的方法由實(shí)例例證。
第７章處理ＭｏｏｒｅＦＳＭ基于使用嵌入存儲(chǔ)塊（ＥＭＢ）。討論基于簡(jiǎn)單ＥＭＢ的執(zhí)行邏輯電路Ｍｏｏｒｅ和ＭｅａｌｙＦＳＭ的方法。在這種情況下，一片ＥＭＢ足以執(zhí)行電路。
接下來(lái)討論優(yōu)化方法，基于邏輯條件替換和微操作集編碼�？紤]的方法基于編碼ＦＳＭ結(jié)構(gòu)表的行。所有這些方法通向兩級(jí)ＭｅａｌｙＦＳＭ模塊和三級(jí)ＭｏｏｒｅＦＳＭ模塊。
原書前言Ⅶ　接下來(lái)，組合這三種方法用于ＦＳＭ邏輯電路硬件優(yōu)化。最后一部分考慮將基于ＰＥＳ的方法應(yīng)用在基于ＥＭＢ的ＭｏｏｒｅＦＳＭ中。所有討論的方法均通過(guò)實(shí)例例證。
第８章致力于基于ＥＭＢ的ＦＳＭ的邏輯電路優(yōu)化。首先討論基于邏輯條件替換表的設(shè)計(jì)方法，用于Ｍｏｏｒｅ和ＭｅａｌｙＦＳＭ。接下來(lái)提出優(yōu)化方法，這些方法基于分離邏輯條件集。這個(gè)方法減少了邏輯條件替換塊中的電路的ＬＵＴ數(shù)量。在ＭｏｏｒｅＦＳＭ的情況下，優(yōu)化方法基于優(yōu)化狀態(tài)賦值和狀態(tài)代碼轉(zhuǎn)換到ＰＥＳ類代碼。所有討論的方法均通過(guò)實(shí)例例證。
第９章致力于使用數(shù)據(jù)通路減少基于ＦＰＧＡ的ＭｏｏｒｅＦＳＭ邏輯電路中的ＬＵＴ數(shù)量。首先提出內(nèi)狀態(tài)轉(zhuǎn)換的可操作執(zhí)行準(zhǔn)則�；�于可操作器件的使用（加法器、計(jì)數(shù)器、移位器等） 對(duì)于計(jì)算代碼的狀態(tài)轉(zhuǎn)換。接下來(lái)，為ＭｏｏｒｅＦＳＭ和內(nèi)狀態(tài)轉(zhuǎn)換的可操作執(zhí)行提出綜合進(jìn)程的基本結(jié)構(gòu)。綜合進(jìn)程的結(jié)構(gòu)依賴初始狀態(tài)，比如ＦＳＭ狀態(tài)代碼操作集。討論操作執(zhí)行轉(zhuǎn)換的典型結(jié)構(gòu)。接下來(lái)，對(duì)于計(jì)算狀態(tài)轉(zhuǎn)換代碼，這個(gè)方法混合了傳統(tǒng)和提出的方法。本章的最后一部分討論所提出方法的有效性。
附錄Ａ包含簡(jiǎn)短描述本書的綜合ＶＨＤＬ結(jié)構(gòu)和保留字。
附錄Ｂ提供大量代碼實(shí)例，支持本書第一部分的工程。所有例子都在附錄Ｂ中呈現(xiàn)，以便直接