EDA技術應用(Verilog語言版)/新世紀高職高專電子信息類課程規(guī)劃教材
定 價:38.8 元
叢書名:新世紀高職高專電子信息類課程規(guī)劃教材
- 作者:新世紀高職高專教材編審委員會,唐敏,劉淑英 編
- 出版時間:2018/8/1
- ISBN:9787568515344
- 出 版 社:大連理工大學出版社
- 中圖法分類:TN702.2
- 頁碼:202
- 紙張:膠版紙
- 版次:1
- 開本:16開
《EDA技術應用(Verilog語言版)/新世紀高職高專電子信息類課程規(guī)劃教材》采用基于EDA技術項目開發(fā)的課程教學模式,通過十個項目詳細介紹可編程邏輯器件的硬件結構和開發(fā)設計方法。通過項目教學,學生將掌握EDA項目開發(fā)的過程,不僅能夠完成課堂項目設計和實施,還能夠勝任EDA電子競賽和工作的項目設計和實施,較好地體現(xiàn)了應用型人才的培養(yǎng)需求。
本教材是新世紀高職高專教材編審委員會組編的電子信息類課程規(guī)劃教材之一。
本教材采用基于EDA技術項目開發(fā)的課程教學模式,通過十個項目詳細介紹可編程邏輯器件的硬件結構和開發(fā)設計方法。通過項目教學,學生將掌握EDA項目開發(fā)的過程,不僅能夠完成課堂項目設計和實施,還能夠勝任EDA電子競賽和工作的項目設計和實施,較好地體現(xiàn)了應用型人才的培養(yǎng)需求。
本教材使用的軟件是QuartusⅡ集成開發(fā)工具,具體內(nèi)容分為三個部分,共十個項目。
1.基礎項目:涵蓋EDA技術、常見可編程邏輯器件硬件結構、QuartusⅡ軟件的使用步驟、Vcrilog HDL語言等基礎知識,包括項目一和項目二。
項目一主要介紹EDA技術、常見可編程邏輯器件硬件結構和QuartusⅡ軟件的使用步驟;項目二主要介紹VerilogHDL語言的基本組成、語言要素和描述語句。
通過上述兩個項目,不僅能夠掌握可編程邏輯器件的硬件結構,還能掌握Verilog HDL語言的基本語法。
2.電路應用項目:涵蓋組合邏輯電路和時序邏輯電路的設計,包括項目三和項目四。
項目三介紹數(shù)碼管顯示譯碼器的設計;項目四介紹計數(shù)器的設計。
通過上述兩個項目,能夠掌握常見的組合邏輯電路和時序邏輯電路的設計與應用。
3.系統(tǒng)應用項目:涵蓋典型數(shù)字電路系統(tǒng)的設計與應用,包括項目五至項目十。
項目五主要介紹使用有限狀態(tài)機設計數(shù)字電路系統(tǒng)的思路與方法;項目六主要介紹系統(tǒng)模塊化設計與編譯仿真的思路;項目七主要介紹使用Moore狀態(tài)機設計數(shù)字系統(tǒng)電路的思路與方法;項目八主要介紹使用Mealy狀態(tài)機設計數(shù)字系統(tǒng)電路的思路與方法;項目九主要介紹復雜數(shù)字電路系統(tǒng)設計思路以及兩種仿真方法;項目十主要介紹全國大學生電子設計大賽FPGA賽題的分析與實現(xiàn)。
通過上述六個項目,可以完成可控流水燈、數(shù)字時鐘、交通信號燈控制器、序列檢測器、數(shù)字頻率計和簡易數(shù)字存儲示波器等典型項目的設計,掌握EDA技術的項目開發(fā)方法和設計建模思路。
本教材的十個項目均采用企業(yè)項目開發(fā)流程來設計,每個項目都可以單獨使用。書中詳細介紹了每個設計環(huán)節(jié)的設計內(nèi)容和設計思路,并給出詳細的設計成果,全部代碼均調(diào)試通過。本教材可以作為EDA技術開發(fā)設計的入門手冊使用。
本教材具有以下特點:
。1)按照軟件項目開發(fā)的設計過程進行編寫,采用項目開發(fā)設計思想進行教學,使學生潛移默化地掌握軟件項目開發(fā)的流程,具有EDA技術項目開發(fā)的思路。
(2)項目設計過程講解詳細,條理清晰,適合教師講授,易于學生閱讀。本教材采用的項目都有較強的實踐性,簡單且易于實現(xiàn),便于在實踐中掌握相關的EDA技術和設計方法。
(3)項目中增加調(diào)試部分,列舉常見的故障現(xiàn)象,分析故障原因,提出故障解決方法,使學生具有數(shù)字電路系統(tǒng)調(diào)試能力。
本教材由大連職業(yè)技術學院唐敏和劉淑英任主編,負責全書的組織、統(tǒng)稿工作;由大連職業(yè)技術學院謝斌任副主編;大連職業(yè)技術學院王曉芳參與編寫。具體分工如下:唐敏負責編寫項目一、項目二、項目五至項目十,并負責制作與本教材配套的電子教案;劉淑英負責編寫項目三和項目四的理論知識部分;謝斌負責編寫項目三和項目四的設計、實施和調(diào)試部分,并協(xié)同制作電子教案;王曉芳負責編寫項目三和項目四的習題部分。本教材由大連職業(yè)技術學院孟祥忠主審。
在本教材選題、撰寫到出版的全過程中,編者得到大連職業(yè)技術學院領導及同事的大力支持,在此表示衷心的感謝!
由于作者水平有限,且全書撰寫任務繁重,書中錯漏之處在所難免,在此真誠歡迎讀者多提寶貴意見,以期不斷改進。
項目一 全加器的設計
1.1 項目需求與分析
1.2 項目理論知識
1.2.1 EDA技術簡介
1.2.2 可編程邏輯器件的硬件結構
1.2.3 QuartusⅡ集成開發(fā)環(huán)境
1.3 項目設計
1.3.1 全加器功能分析
1.3.2 全加器硬件設計
1.3.3 全加器軟件設計
1.4 項目實施與調(diào)試
1.4.1 全加器實施
1.4.2 全加器調(diào)試
1.5 項目總結與拓展
1.5.1 項目總結
1.5.2 項目拓展
項目二 數(shù)據(jù)選擇器的設計
2.1 項目需求與分析
2.2 項目理論知識
2.2.1 VerilogHDL語言的簡介
2.2.2 VerilogHDL語言的基本組成
2.2.3 VerilogHDL語言的語言要素
2.2.4 VerilogHDL語言的描述語句
2.3 項目設計
2.3.1 數(shù)據(jù)選擇器功能分析
2.3.2 數(shù)據(jù)選擇器硬件設計
2.3.3 數(shù)據(jù)選擇器軟件設計
2.4 項目實施與調(diào)試
2.4.1 數(shù)據(jù)選擇器實施
2.4.2 數(shù)據(jù)選擇器調(diào)試
2.5 項目總結與拓展
2.5.1 項目總結
2.5.2 項目拓展
項目三 數(shù)碼顯示譯碼器的設計
3.1 項目需求與分析
3.2 項目理論知識
3.2.1 組合邏輯電路
3.2.2 門電路
3.2.3 運算器
3.2.4 編碼器
3.2.5 譯碼器
3.2.6 數(shù)據(jù)選擇器
3.2.7 數(shù)據(jù)分配器
3.2.8 數(shù)值比較器
3.3 項目設計
3.3.1 數(shù)碼管顯示譯碼器功能分析
3.3.2 數(shù)碼管顯示譯碼器硬件設計
3.3.3 數(shù)碼管顯示譯碼器軟件設計
3.4 項目實施與調(diào)試
3.4.1 數(shù)碼管顯示譯碼器實施
……