DSP技術(shù)原理與應(yīng)用系統(tǒng)設(shè)計
定 價：69 元
叢書名：普通高等教育“十三五”規(guī)劃教材
- 作者：胡劍凌主編
- 出版時間：2019/2/1
- ISBN：9787030582270
- 出 版 社：科學(xué)出版社
- 中圖法分類：TN911.72
- 頁碼：328
- 紙張：
- 版次：31
- 開本：16
本書主要介紹數(shù)字信號處理器(DSP)基本結(jié)構(gòu)和數(shù)字信號處理系統(tǒng)應(yīng)用、設(shè)計與優(yōu)化方法。本書在介紹數(shù)字信號處理系統(tǒng)基本概念后，基于美國德州儀器(TI)公司KeyStone架構(gòu)C66xDSP介紹DSP的CPU架構(gòu)與指令、DSP片上外設(shè)及其使用；以智能視頻處理系統(tǒng)為例，介紹C66xDSP系統(tǒng)硬件平臺設(shè)計技術(shù)，并重點對C66xDSP的應(yīng)用系統(tǒng)開發(fā)進行詳細介紹，包括基于CCS的軟件開發(fā)初步、DSP程序優(yōu)化，基于SYS/BIOS的DSP軟件開發(fā)、多核DSP軟件開發(fā)，并結(jié)合實例給出DSP軟件設(shè)計的基本要素和不同應(yīng)用系統(tǒng)的軟件框架。
更多科學(xué)出版社服務(wù)，請掃碼獲取。
目錄
第1章 緒論 1
1.1 數(shù)字信號處理系統(tǒng)的構(gòu)成 1
1.1.1 大數(shù)據(jù)時代下的信號處理 1
1.1.2 數(shù)字信號處理系統(tǒng)基本框架 2
1.1.3 數(shù)字信號處理平臺的要求 4
1.2 DSP的特點 5
1.2.1 多總線哈佛結(jié)構(gòu) 5
1.2.2 專用的硬件單元 6
1.2.3 面向信號處理的指令結(jié)構(gòu) 7
1.2.4 高效的指令執(zhí)行 7
1.3 DSP的發(fā)展歷程 8
1.3.1 DSP發(fā)展歷史 8
1.3.2 DSP發(fā)展趨勢 9
1.4 DSP的應(yīng)用 10
1.5 本章小結(jié) 10
思考題 11
第2章 C66x CPU架構(gòu)和指令 12
2.1 TMS320C66x DSP介紹 12
2.1.1 TMS320C66x DSP特點 12
2.1.2 TMS320C66x 系列比較 13
2.1.3 TMS320C6655/57 DSP功能框圖 14
2.2 TMS320C66x CorePac 15
2.2.1 L1P緩存 16
2.2.2 L1D緩存 16
2.2.3 L2緩存 17
2.2.4 IDMA控制器 18
2.2.5 CorePac其他硬件單元 18
2.3 CPU數(shù)據(jù)通道和控制 20
2.3.1 通用目的寄存器文件 20
2.3.2 功能單元 22
2.3.3 數(shù)據(jù)通道 22
2.3.4 控制寄存器文件 23
2.4 指令集系統(tǒng) 25
2.4.1 匯編指令語法 26
2.4.2 指令與功能單元的映射 27
2.4.3 尋址模式 30
2.4.4 指令的并行操作 31
2.4.5 指令的資源約束 32
2.5 流水線結(jié)構(gòu) 33
2.5.1 取指階段 33
2.5.2 譯碼階段 34
2.5.3 執(zhí)行階段 35
2.5.4 流水線性能考慮 37
2.6 中斷與異常管理 39
2.6.1 中斷控制器 39
2.6.2 中斷管理 43
2.6.3 異常管理 48
2.7 其他 50
2.7.1 軟件流水循環(huán)緩存 50
2.7.2 CPU權(quán)限 51
2.8 本章小結(jié) 52
思考題 53
第3章 基于CCS的軟件開發(fā)初步 55
3.1 CCS 7.2.0介紹 55
3.1.1 CCS集成開發(fā)環(huán)境簡介 55
3.1.2 CCS v7的新特性 56
3.1.3 CCS的下載與安裝 57
3.1.4 CCS v7軟件仿真工具安裝 58
3.1.5 C665x PDK的安裝 60
3.2 CCS軟件開發(fā)流程 60
3.2.1 CCS工程的建立 61
3.2.2 CCS工程的編譯 63
3.2.3 CCS工程的下載和運行 64
3.3 CCS調(diào)試初步 65
3.3.1 CCS基本調(diào)試命令 66
3.3.2 離散傅里葉變換 66
3.3.3 DFT的軟件實現(xiàn) 67
3.3.4 鏈接命令文件 70
3.3.5 CCS斷點工具的使用 72
3.3.6 內(nèi)存瀏覽器工具 75
3.3.7 Graph圖形顯示工具 76
3.3.8 Profile剖析工具 79
3.3.9 Image Analyzer圖像分析工具 81
3.4 簡單應(yīng)用程序開發(fā)實例 83
3.4.1 應(yīng)用程序開發(fā)一般流程 83
3.4.2 UART通信應(yīng)用程序開發(fā)實例 84
3.5 本章小結(jié) 89
思考題 89
第4章 C66x DSP程序優(yōu)化技術(shù) 90
4.1 DSP程序優(yōu)化技術(shù)的關(guān)鍵概念 91
4.1.1 編譯器優(yōu)化 91
4.1.2 優(yōu)化的代碼資源 96
4.2 DSP程序優(yōu)化流程 99
4.3 編譯選項 101
4.3.1 DSP程序優(yōu)化相關(guān)的編譯選項 102
4.3.2 CCS中編譯器選項設(shè)置方法 104
4.4 基于編譯器反饋信息的優(yōu)化 105
4.4.1 編譯器反饋信息生成和分析 105
4.4.2 CCS中的性能優(yōu)化建議 112
4.4.3 利用編譯器反饋信息直接優(yōu)化DSP程序的方法 113
4.5 循環(huán)優(yōu)化 116
4.5.1 利用restrict關(guān)鍵字優(yōu)化DSP程序?qū)嵗?117
4.5.2 利用MUST_ITERATE指示偽指令優(yōu)化DSP程序 119
4.5.3 優(yōu)化嵌套循環(huán) 120
4.5.4 使用內(nèi)嵌操作優(yōu)化循環(huán) 121
4.5.5 優(yōu)化循環(huán)中的控制代碼 122
4.6 本章小結(jié) 127
思考題 127
第5章 C66x DSP片上設(shè)備與應(yīng)用 129
5.1 時鐘產(chǎn)生邏輯 129
5.1.1 PLL控制器工作原理 129
5.1.2 PLL控制寄存器 130
5.1.3 TMS320C665x的PLL模塊 131
5.1.4 PLL的初始化流程 132
5.2 外部存儲器接口 134
5.2.1 EMIF16模塊 134
5.2.2 DDR3存儲控制器 138
5.3 低速片上設(shè)備 141
5.3.1 定時器 141
5.3.2 通用目的輸入輸出 148
5.3.3 I2C接口 149
5.3.4 SPI 153
5.3.5 UART接口 155
5.3.6 多通道緩沖串行口 160
5.4 千兆以太網(wǎng)接口 168
5.4.1 千兆以太網(wǎng)接口結(jié)構(gòu) 169
5.4.2 EMAC的連接 172
5.5 高速片上設(shè)備 174
5.5.1 通用并行接口 174
5.5.2 串行快速輸入輸出接口 177
5.5.3 超鏈接HyperLink接口 182
5.5.4 高速外部設(shè)備互連總線 187
5.6 增強的DMA控制器 191
5.6.1 EDMA3傳輸類型 192
5.6.2 EDMA3結(jié)構(gòu) 193
5.6.3 參數(shù)RAM 195
5.6.4 EDMA3操作 197
5.7 DSP代碼引導(dǎo)接口 199
5.7.1 復(fù)位類型和設(shè)備初始化 199
5.7.2 引導(dǎo)過程和格式 201
5.8 本章小結(jié) 202
思考題 203
第6章 C66x DSP系統(tǒng)硬件平臺設(shè)計 205
6.1 C6655 DSP系統(tǒng)硬件平臺設(shè)計概述 205
6.1.1 智能視頻處理系統(tǒng)構(gòu)成 205
6.1.2 C6655-DEMO結(jié)構(gòu)框圖 206
6.1.3 C6655-DEMO電路設(shè)計 208
6.2 電源設(shè)計 209
6.2.1 DSPs芯片電源電壓要求分析 210
6.2.2 DSPs芯片電源功率/電流要求分析 211
6.2.3 DSPs芯片電源時序要求分析 213
6.2.4 C6655-DEMO電源分析 213
6.2.5 C6655-DEMO電源實現(xiàn) 215
6.3 時鐘設(shè)計 216
6.4 設(shè)備配置和初始化 218
6.4.1 JTAG接口電路 218
6.4.2 復(fù)位電路 220
6.4.3 C6655上電配置 223
6.4.4 C6655引導(dǎo)模式設(shè)置 224
6.5 外設(shè)電路設(shè)計 227
6.5.1 SPI Flash電路設(shè)計 227
6.5.2 EMIF16接口Flash電路設(shè)計 229
6.5.3 DDR存儲器電路設(shè)計 231
6.5.4 EEPROM電路設(shè)計 233
6.5.5 UART電路設(shè)計 234
6.5.6 千兆網(wǎng)電路設(shè)計 236
6.5.7 SRIO接口電路設(shè)計 238
6.5.8 音頻電路設(shè)計 239
6.6 電路布局布線實現(xiàn) 241
6.7 本章小結(jié) 243
思考題 243
第7章 基于SYS/BIOS的DSP軟件開發(fā) 244
7.1 SYS/BIOS基礎(chǔ) 244
7.1.1 SYS/BIOS簡介 244
7.1.2 SYS/BIOS的下載與安裝 245
7.1.3 TI-RTOS與XDCtools簡介 245
7.1.4 SYS/BIOS軟件包 246
7.2 SYS/BIOS工程的配置與構(gòu)建 246
7.2.1 SYS/BIOS實例對象創(chuàng)建方式 247
7.2.2 配置文件的編寫 248
7.2.3 基于CCS資源瀏覽器的SYS/BIOS工程構(gòu)建 250
7.3 SYS/BIOS的線程模塊 251
7.3.1 SYS/BIOS的啟動流程 251
7.3.2 線程與優(yōu)先級 251
7.3.3 線程類型的選擇 253
7.3.4 線程的搶占 254
7.3.5 鉤子及鉤子函數(shù) 255
7.3.6 線程創(chuàng)建與鉤子函數(shù)應(yīng)用示例 257
7.4 SYS/BIOS的線程間同步 262
7.4.1 信號量 262
7.4.2 事件 266
7.4.3 隊列 269
7.5 基于SYS/BIOS的應(yīng)用系統(tǒng)設(shè)計 270
7.5.1 基于定時中斷的多任務(wù)系統(tǒng)設(shè)計 270
7.5.2 網(wǎng)絡(luò)通信系統(tǒng)設(shè)計 276
7.5.3 音頻處理系統(tǒng)設(shè)計 277
7.5.4 視頻處理系統(tǒng)設(shè)計 279
7.6 本章小結(jié) 281
思考題 281
第8章 C66x多核DSP282
8.1 應(yīng)用程序從單核到多核的移植 282
8.1.1 并行處理模型 282
8.1.2 OpenMP多核編程 284
8.2 任務(wù)并行機制的確定 288
8.3 核間通信 291
8.3.1 數(shù)據(jù)搬移 291
8.3.2 多核導(dǎo)航器中的數(shù)據(jù)搬移 293
8.3.3 通知與同步 294
8.3.4 多核導(dǎo)航器的通知方法 296
8.4 數(shù)據(jù)傳輸引擎 297
8.5 共享資源管理 299
8.6 存儲器管理 300
8.6.1 設(shè)備的CPU視圖 300
8.6.2 Cache和預(yù)取注意事項 301
8.6.3 共享代碼存儲 302
8.6.4 外設(shè)驅(qū)動 303
8.6.5 數(shù)據(jù)存儲和訪問 304
8.7 DSP代碼和數(shù)據(jù)鏡像 305
8.7.1 單鏡像 305
8.7.2 多鏡像 305
8.7.3 共享代碼和數(shù)據(jù)的多鏡像 305
8.7.4 設(shè)備引導(dǎo) 306
8.7.5 多核應(yīng)用程序部署(MAD)工具包 306
8.8 基于OpenMP的多核應(yīng)用程序設(shè)計 307
8.8.1 利用CCS創(chuàng)建基于OpenMP的多核應(yīng)用程序 308
8.8.2 基于OpenMP的多路信號濾波應(yīng)用程序?qū)嵗?310
8.8.3 基于OpenMP的圖像處理應(yīng)用程序?qū)嵗?310
8.9 本章小結(jié) 311
思考題 312
參考文獻 313
附錄 縮略詞中英文對照 316
書單推薦
