本教材從教學(xué)的角度出發(fā)，盡可能將有關(guān)EDA技術(shù)的內(nèi)容編入書(shū)中。為此，本書(shū)結(jié)合模擬電路和數(shù)字電路，系統(tǒng)地介紹了四種常用EDA工具軟件：Multisim、PSpice、QuartusII、Vivado，以及兩類(lèi)硬件描述語(yǔ)言：VHDL、Verilog HDL，并將現(xiàn)代電子設(shè)計(jì)的新思想和新方法貫穿其中。全書(shū)共9章，主要內(nèi)容包括：Multisim軟件基本應(yīng)用、常用模擬電路Multisim設(shè)計(jì)與仿真、PSpice軟件基本應(yīng)用、模擬系統(tǒng)PSpice設(shè)計(jì)與仿真、QuartusII軟件功能及其設(shè)計(jì)開(kāi)發(fā)過(guò)程、Vivado軟件功能及其設(shè)計(jì)開(kāi)發(fā)過(guò)程、硬件描述語(yǔ)言、常用數(shù)字電路HDL設(shè)計(jì)、數(shù)字系統(tǒng)EDA設(shè)計(jì)與實(shí)踐。本書(shū)緊密地將理論和實(shí)際相結(jié)合，注重提高學(xué)生分析問(wèn)題和解決問(wèn)題的能力，可作為高等學(xué)校電子信息、通信、自動(dòng)控制、計(jì)算機(jī)應(yīng)用等專(zhuān)業(yè)本科生EDA設(shè)計(jì)相關(guān)課程的教材，也可作為研究生和電子設(shè)計(jì)工程技術(shù)人員的參考書(shū)。
花漢兵，南京理工大學(xué)電光學(xué)院，副教授，主要從事電子技術(shù)課程的教學(xué)工作，編寫(xiě)了包括數(shù)字邏輯電路與系統(tǒng)設(shè)計(jì)、EDA技術(shù)等多本教材
目 錄
緒論 1
第1章 NI Multisim 14.0基本應(yīng)用 4
1.1 NI Multisim 14.0 簡(jiǎn)介 4
1.1.1 Multisim的發(fā)展 4
1.1.2 NI Multisim 14.0新特性 5
1.1.3 NI Multisim 14.0編譯環(huán)境 6
1.2 虛擬儀器儀表的使用 15
1.2.1 常用虛擬仿真儀器的使用 16
1.2.2 模擬電子電路中常用虛擬儀器的
使用 20
1.2.3 數(shù)字邏輯電路中常用虛擬儀器的
使用 25
1.2.4 通信電子電路中常用虛擬儀器的
使用 30
1.2.5 安捷倫和泰克仿真儀器的使用 32
1.3 仿真分析方法 35
1.3.1 基本分析方法 36
1.3.2 進(jìn)階分析方法 43
1.3.3 高級(jí)分析方法 52
1.3.4 組合分析 58
第2章 常用模擬電路Multisim設(shè)計(jì)與
仿真 61
2.1 單級(jí)放大電路設(shè)計(jì)與仿真 61
2.2 差分放大電路設(shè)計(jì)與仿真 72
2.3 負(fù)反饋放大器設(shè)計(jì)與仿真 78
2.4 階梯波發(fā)生器設(shè)計(jì)與仿真 84
第3章 Cadence/OrCAD PSpice 16.6
基本應(yīng)用 93
3.1 Cadence/OrCAD PSpice 16.6
簡(jiǎn)介 93
3.1.1 PSpice起源 93
3.1.2 PSpice的特點(diǎn) 94
3.1.3 Cadence/OrCAD PSpice組件 95
3.1.4 PSpice 16.6新增功能 96
3.2 Cadence/OrCAD PSpice 16.6
工作流程 101
3.3 PSpice A/D的分析方法 105
3.3.1 基本分析方法 106
3.3.2 進(jìn)階分析方法 113
3.4 獨(dú)立信號(hào)源的設(shè)置 121
第4章 模擬系統(tǒng)PSpice設(shè)計(jì)與仿真 127
4.1 音頻放大器設(shè)計(jì) 127
4.2 數(shù)字溫度計(jì)設(shè)計(jì) 133
4.3 小型函數(shù)信號(hào)發(fā)生器設(shè)計(jì) 141
第5章 QuartusII軟件應(yīng)用 151
5.1 QuartusⅡ軟件概述與設(shè)計(jì)
流程 151
5.2 設(shè)計(jì)輸入 152
5.2.1 工程項(xiàng)目建立 152
5.2.2 設(shè)計(jì)文件建立 155
5.3 項(xiàng)目編譯 160
5.4 設(shè)計(jì)仿真 161
5.5 引腳分配 166
5.6 編程下載 169
5.7 可參數(shù)化宏功能模塊 171
第6章 Vivado軟件應(yīng)用 178
6.1 Vivado軟件概述 178
6.2 基本設(shè)計(jì)流程 178
6.2.1 工程建立 179
6.2.2 設(shè)計(jì)輸入 181
6.2.3 設(shè)計(jì)仿真 187
6.2.4 工程綜合 193
6.3 引腳分配與程序下載 194
6.3.1 引腳分配 194
6.3.2 程序下載 200
6.4 存儲(chǔ)器IP核的生成 203
第7章 硬件描述語(yǔ)言 206
7.1 VHDL語(yǔ)言的基本組成 206
7.1.1 庫(kù) 207
7.1.2 程序包 208
7.1.3 實(shí)體 209
7.1.4 結(jié)構(gòu)體 209
7.1.5 配置 211
7.2 VHDL語(yǔ)言的基本要素 211
7.2.1 標(biāo)識(shí)符 211
7.2.2 數(shù)據(jù)對(duì)象 211
7.2.3 VHDL語(yǔ)言運(yùn)算符 212
7.2.4 屬性描述與定義 214
7.3 VHDL語(yǔ)言基本描述語(yǔ)句 214
7.3.1 順序語(yǔ)句 214
7.3.2 并行語(yǔ)句 216
7.4 Verilog HDL基本結(jié)構(gòu) 219
7.5 Verilog HDL語(yǔ)言的基本要素 223
7.5.1 詞法約定 223
7.5.2 數(shù)據(jù)類(lèi)型 223
7.5.3 運(yùn)算符 225
7.6 Verilog HDL語(yǔ)言基本描述
語(yǔ)句 227
7.6.1 賦值語(yǔ)句 227
7.6.2 結(jié)構(gòu)說(shuō)明語(yǔ)句 228
7.6.3 塊語(yǔ)句 230
7.6.4 條件語(yǔ)句 230
7.6.5 循環(huán)語(yǔ)句 232
第8章 常用數(shù)字電路HDL設(shè)計(jì) 235
8.1 組合邏輯電路的HDL描述 235
8.1.1 編碼器 235
8.1.2 譯碼器 238
8.1.3 數(shù)據(jù)選擇器 242
8.1.4 加法器 244
8.1.5 數(shù)值比較器 244
8.2 時(shí)序邏輯電路的HDL描述 246
8.2.1 觸發(fā)器 246
8.2.2 計(jì)數(shù)器 249
8.2.3 移位寄存器 252
8.2.4 分頻器 254
8.3 有限狀態(tài)機(jī)設(shè)計(jì)的HDL描述 258
8.3.1 Mealy型有限狀態(tài)機(jī) 258
8.3.2 Moore型有限狀態(tài)機(jī) 260
第9章 數(shù)字系統(tǒng)EDA設(shè)計(jì)與實(shí)踐 263
9.1 循環(huán)冗余校驗(yàn)碼的EDA設(shè)計(jì) 263
9.2 通用異步收發(fā)器的EDA設(shè)計(jì) 278
9.3 VGA彩色信號(hào)顯示控制的EDA
設(shè)計(jì) 285
9.4 多功能數(shù)字鐘的EDA設(shè)計(jì) 290
9.5 直接數(shù)字頻率合成器的EDA
設(shè)計(jì) 291
9.6 等精度頻率計(jì)的EDA設(shè)計(jì) 293
附錄A 核心板FPGA管腳分配 295
A.1 SmartSOPC+_3C25核心板FPGA
管腳分配 295
A.2 Basys3核心板FPGA管腳分配 298
A.3 EGO1核心板FPGA管腳分配 299
參考文獻(xiàn) 301
書(shū)單推薦
