|
關(guān)于我們
 書單推薦 新書推薦 |
數(shù)字電子技術(shù) 
定 價(jià)：45 元
9 7 6 8 5 7 5 5 2 6 1 0 5 
本書本著“注重基礎(chǔ)，說(shuō)透工作原理；兼顧傳統(tǒng)，體現(xiàn)技術(shù)進(jìn)步；明確定位，服務(wù)后續(xù)課程；力求實(shí)用，面向工程實(shí)際”的原則組織、安排全書的內(nèi)容，包括緒論、邏輯代數(shù)基礎(chǔ)、邏輯門電路、組合邏輯電路分析與設(shè)計(jì)、觸發(fā)器與存儲(chǔ)器、時(shí)序邏輯電路分析與設(shè)計(jì)、脈沖波形產(chǎn)生電路、A/D轉(zhuǎn)換與D/A轉(zhuǎn)換、接口保護(hù)與可靠性設(shè)計(jì)等基本教學(xué)內(nèi)容。
本書可作為高等學(xué)校電類本科專業(yè)“數(shù)字電子技術(shù)”課程的教材或教學(xué)參考書，亦可供電子工程技術(shù)人員閱讀。
“數(shù)字電子技術(shù)”是電子類專業(yè)五門重要的專業(yè)基礎(chǔ)課之一，其教學(xué)內(nèi)容的選取、教學(xué)效果的好壞不僅直接關(guān)系到學(xué)生對(duì)電子類專業(yè)后續(xù)課程的學(xué)習(xí)，還會(huì)影響畢業(yè)生的就業(yè)，甚至?xí)g接影響學(xué)生的一生。在長(zhǎng)期的教學(xué)實(shí)踐中，我們感到現(xiàn)有數(shù)字電子技術(shù)教材存在一些缺陷。
(1) 系統(tǒng)性強(qiáng)，而實(shí)用性不足。國(guó)內(nèi)數(shù)字電子技術(shù)教材過(guò)于強(qiáng)調(diào)系統(tǒng)性，舍不得放棄一些早已過(guò)時(shí)的教學(xué)內(nèi)容。例如，在數(shù)制部分依然保留八進(jìn)制數(shù)的概念及八進(jìn)制數(shù)與十進(jìn)制數(shù)之間的轉(zhuǎn)換；在邏輯門電路部分，依然用很大篇幅介紹TTL電路全系列各類邏輯門電路的組成和工作原理。實(shí)際上，進(jìn)入21世紀(jì)后TTL電路已全面被CMOS工藝的74HC系列、74LVA系列、74LVC系列、74AUP、74AUC系列數(shù)字IC芯片所取代。
(2) 不顧及專業(yè)培養(yǎng)目標(biāo)，試圖把應(yīng)用電子技術(shù)專業(yè)所必須掌握的數(shù)字電子技術(shù)知識(shí)與數(shù)字IC芯片設(shè)計(jì)專業(yè)所必須掌握的數(shù)字電子技術(shù)知識(shí)簡(jiǎn)單地疊加在一起，導(dǎo)致教學(xué)內(nèi)容龐雜，沒(méi)有側(cè)重點(diǎn)。最近十年來(lái)，一些數(shù)字電子技術(shù)教材在傳統(tǒng)教學(xué)內(nèi)容的基礎(chǔ)上增加了硬件描述語(yǔ)言HDL(Verilog HDL或VHDL)及PLD器件的一些基本知識(shí)，試圖打造出適用于所有電類本科專業(yè)的數(shù)字電子技術(shù)教材。然而“數(shù)字電子技術(shù)”課程一般只有48～56學(xué)時(shí)，課時(shí)非常有限，導(dǎo)致教師無(wú)法講授完如此多的內(nèi)容。
(3) 與后續(xù)課程脫節(jié)，存在“自?shī)首詷?lè)”成分。例如，在介紹補(bǔ)碼知識(shí)時(shí)，多以3位或4位二進(jìn)制數(shù)為例，而4位單片機(jī)(MCU)芯片在20年前就已經(jīng)被淘汰，目前單片機(jī)芯片以8位、32位芯片為主；在介紹D鎖存器、D觸發(fā)器、移位寄存器芯片時(shí)，幾乎不涉及在以MCU(單片機(jī))、DSP(數(shù)字信號(hào)處理器)或FPGA(現(xiàn)場(chǎng)可編程門陣列)為控制核心的數(shù)字電路系統(tǒng)中常用到的芯片（如74HC373、74HC573、74HC273、74HC374、74HC595等），以及對(duì)應(yīng)的功率數(shù)字IC芯片（如TPIC6237、TPIC6C595等）。
(4) 沒(méi)有面向工程應(yīng)用，脫離技術(shù)實(shí)際。國(guó)內(nèi)一些數(shù)字電子技術(shù)教材沒(méi)有面向工程實(shí)際，甚至把“數(shù)字電子技術(shù)”課程當(dāng)成電子類專業(yè)的一門理論課程看待。例如，在涉及限流電阻取值范圍的計(jì)算過(guò)程中，依然停留在理論計(jì)算結(jié)果上，出現(xiàn)了“090 kΩ＜RL＜286 kΩ”的答案——這完全沒(méi)有考慮電阻阻值早就系列化、標(biāo)準(zhǔn)化的事實(shí)：目前除了磁性元件外，所有電子元器件參數(shù)均已系列化、標(biāo)準(zhǔn)化。在電子產(chǎn)品設(shè)計(jì)過(guò)程中，必須盡可能選擇標(biāo)準(zhǔn)元器件，極力避免使用非標(biāo)元器件。同時(shí)也沒(méi)有給學(xué)生樹立元件參數(shù)存在誤差的觀念，更不要說(shuō)工程設(shè)計(jì)余量的概念。在實(shí)際電路設(shè)計(jì)中，限流電阻一般選用價(jià)格低廉、誤差為5%的E24系列標(biāo)準(zhǔn)阻值電阻，在工程設(shè)計(jì)余量取10%的情況下，理論計(jì)算結(jié)果為286 kΩ的上限電阻值應(yīng)不大于286×(15%)×(110%)=245 kΩ，取標(biāo)準(zhǔn)值24 kΩ，理論計(jì)算結(jié)果為090 kΩ的下限電阻值應(yīng)不小于090×(1+5%)×(1+10%)=104 kΩ，取標(biāo)準(zhǔn)值11 kΩ。答案還沒(méi)有核算功率驅(qū)動(dòng)電路中限流電阻實(shí)際消耗的功率，忽略了電阻耗散功率的概念。
又如，在涉及電流、電壓、電阻、功率等物理量單位時(shí)，沒(méi)有顧及電子行業(yè)的工程習(xí)慣及規(guī)范，依然沿用“大學(xué)物理”課程中物理量的國(guó)際單位制表示法，如用24×103 V、24×106 A、24×103 Ω等分別表示24 mV電壓、24 μA電流、24 kΩ電阻。實(shí)際上在電子行業(yè)中，很少用浮點(diǎn)數(shù)、國(guó)際單位制表示法，對(duì)于電壓參數(shù)來(lái)說(shuō)，1～1000 V的電壓值用V表示，1 V以下的電壓值用mV或μV表示；對(duì)于電流參數(shù)來(lái)說(shuō)，1～1000 A的電流值用A表示，1 A以下的電流值用mA或μA表示。
在涉及元件參數(shù)時(shí)，還忽視了有效數(shù)字的概念。例如，對(duì)于E6、E12、E24系列標(biāo)準(zhǔn)電阻、電容來(lái)說(shuō)，阻值或容量大小只有兩位有效數(shù)字，于是將“1 kΩ”(實(shí)際指10 kΩ)電阻寫成“1000 Ω”既不符合電子行業(yè)的習(xí)慣，也違反了有效數(shù)字的規(guī)范。
又如提到具體器件時(shí)，沒(méi)有交代工業(yè)標(biāo)準(zhǔn)器件的分類及應(yīng)用范圍。
在邏輯門電路部分，花了大量篇幅介紹在邏輯轉(zhuǎn)換過(guò)程中電源尖峰電流的成因，甚至還給出了電源功耗數(shù)學(xué)解析式的詳細(xì)推導(dǎo)過(guò)程，但不介紹在工程應(yīng)用中如何避免尖峰電流對(duì)數(shù)字電路系統(tǒng)的影響，給人“為山九仞，功虧一簣”的感覺(jué)。
在涉及電平轉(zhuǎn)換的知識(shí)時(shí)，只考慮驅(qū)動(dòng)門輸出電平與負(fù)載門輸入電壓之間的匹配、驅(qū)動(dòng)門負(fù)載能力的要求，但在實(shí)際工程應(yīng)用中可能還需要考慮功耗及速度的限制問(wèn)題。
在介紹石英晶體振蕩電路時(shí)，所選實(shí)例根本就不是實(shí)際數(shù)字電路系統(tǒng)以及IC芯片中常見(jiàn)的晶體振蕩電路形式。
(5) 沒(méi)有體現(xiàn)技術(shù)進(jìn)步。就電子電路設(shè)計(jì)來(lái)說(shuō)，在MCU、DSP、FPGA芯片普及應(yīng)用后，已很少采用通用的中小規(guī)模數(shù)字IC芯片構(gòu)建完整的數(shù)字電路系統(tǒng)，原因是通用中小規(guī)模數(shù)字IC芯片功能單一，全部使用通用數(shù)字IC芯片構(gòu)成一個(gè)功能相對(duì)完善的數(shù)字電路系統(tǒng)，將需要幾十甚至上百片不同邏輯功能的通用數(shù)字IC芯片，這在體積、成本、功耗等方面可能讓人無(wú)法接受，而MCU、FPGA芯片功能相對(duì)完善，靈活性大，一些硬件功能完全可以通過(guò)軟件方式實(shí)現(xiàn)，具有很高的性價(jià)比。因此，目前在數(shù)字電路中一般以MCU、DSP或PLD(如FPGA)器件作為系統(tǒng)的控制核心，只需用少量邏輯門電路芯片實(shí)現(xiàn)簡(jiǎn)單的邏輯控制、電平轉(zhuǎn)換、信號(hào)驅(qū)動(dòng)，以及采用常見(jiàn)的觸發(fā)器類芯片完成輸入/輸出數(shù)據(jù)的鎖存和I/O引腳的擴(kuò)展，而更復(fù)雜的邏輯運(yùn)算及控制交給MCU、DSP或PLD器件去執(zhí)行。
(6) 時(shí)效性不足。所選芯片多已過(guò)時(shí)，20年前的主流芯片隨著時(shí)間的推移、技術(shù)的進(jìn)步，已被功能更加完善、功耗更低、使用更方便的芯片所取代。
為此，本書在內(nèi)容取材上力求體現(xiàn)以下原則：
(1) 明確定位，服務(wù)后續(xù)課程。“數(shù)字電子技術(shù)”是電子類專業(yè)五門重要的專業(yè)基礎(chǔ)課之一，開(kāi)設(shè)的目的是為后續(xù)課程，如“計(jì)算機(jī)原理”“單片機(jī)原理與應(yīng)用”“嵌入式系統(tǒng)設(shè)計(jì)”等服務(wù)。因此，在內(nèi)容選擇上，要考慮學(xué)習(xí)這些后續(xù)課程所必須具備的前導(dǎo)知識(shí)和技能。例如，第1章重點(diǎn)介紹了原碼、補(bǔ)碼、反碼的概念，以及在數(shù)字系統(tǒng)中有符號(hào)數(shù)用補(bǔ)碼表示的原因；第2章重點(diǎn)介紹了邏輯運(yùn)算的基本規(guī)則；第5章講解了在單片機(jī)控制系統(tǒng)中常用的74HC373、74HC573等8套D型鎖存器芯片；第6章詳細(xì)介紹了在單片機(jī)控制系統(tǒng)中常用的74HC273、74HC374等8套D觸發(fā)器芯片，以及74HC595、74HC164、74HC165等串行移位寄存器芯片。
(2) 根據(jù)讀者對(duì)象、專業(yè)教學(xué)計(jì)劃以及本課程教學(xué)目標(biāo)選擇教材的內(nèi)容。
(3) 兼顧傳統(tǒng)，體現(xiàn)技術(shù)進(jìn)步，有所為有所不為。考慮到課程學(xué)時(shí)限制和學(xué)生負(fù)擔(dān)，本著“有效、實(shí)用”的原則，緊跟技術(shù)進(jìn)步，適當(dāng)?shù)滩牡南到y(tǒng)性和完備性，不再介紹已過(guò)時(shí)的數(shù)字IC芯片和技術(shù)方案。例如，刪除了已經(jīng)不再使用的二十進(jìn)制譯碼器芯片、BCD七段譯碼器芯片，僅介紹七段數(shù)碼管驅(qū)動(dòng)方式，因?yàn)樵贛CU芯片普及應(yīng)用后，在數(shù)字電路系統(tǒng)中更傾向于采用靈活性高的軟件譯碼方式實(shí)現(xiàn)BCD碼的譯碼、顯示；刪除了十進(jìn)制計(jì)數(shù)器、由十進(jìn)制計(jì)數(shù)器構(gòu)成的n進(jìn)制計(jì)數(shù)器等傳統(tǒng)“數(shù)字電子技術(shù)”課程的教學(xué)內(nèi)容，原因是8位單片機(jī)芯片內(nèi)置了多個(gè)可自動(dòng)重裝初值的16位、8位計(jì)數(shù)器，32位單片機(jī)芯片內(nèi)置了多個(gè)可自動(dòng)重裝初值的32位、16位及8位計(jì)數(shù)器；在“單穩(wěn)態(tài)電路”部分僅僅介紹基本單穩(wěn)態(tài)電路的工作原理及用途，不再涉及具體的單穩(wěn)態(tài)數(shù)字電路芯片。在芯片選擇上，基本不再涉及已過(guò)時(shí)的TTL系列芯片，淡化CD4000系列芯片，在應(yīng)用實(shí)例中盡可能使用74HC、74LVA、74LVC、74AUC、74AUP等系列芯片。
(4) 從第3章開(kāi)始，每章盡可能給出與相應(yīng)知識(shí)點(diǎn)匹配的常用器件。例如，在第3章中給出了常用邏輯門電路芯片，在第4章中給出了常用組合邏輯電路芯片，在第5章中給出了常用觸發(fā)器芯片，在第6章中給出了常用時(shí)序邏輯電路芯片。常用數(shù)字IC芯片價(jià)格低廉，供應(yīng)商多，一般都有現(xiàn)貨，采購(gòu)容易；而非常用數(shù)字IC芯片價(jià)格昂貴，供應(yīng)商少，甚至沒(méi)有現(xiàn)貨，采購(gòu)困難。
(5) 面向工程應(yīng)用�！皵�(shù)字電子技術(shù)”課程屬于工程技術(shù)類專業(yè)基礎(chǔ)課，應(yīng)盡可能在教學(xué)各環(huán)節(jié)向?qū)W生灌輸工程設(shè)計(jì)理念、方法、規(guī)則。例如，在涉及物理量單位時(shí)充分顧及電子行業(yè)的規(guī)范和習(xí)慣；在涉及元件參數(shù)選擇時(shí)，引導(dǎo)學(xué)生注意元件參數(shù)標(biāo)準(zhǔn)化、系列化的現(xiàn)實(shí)，以及工程設(shè)計(jì)余量的觀念；在涉及計(jì)算步驟時(shí)，按工程設(shè)計(jì)規(guī)范分步列出各參數(shù)的計(jì)算式；核算功率驅(qū)動(dòng)電路中限流電阻實(shí)際消耗的功率，引導(dǎo)學(xué)生理解選擇同阻值不同耗散功率電阻的依據(jù)，進(jìn)一步強(qiáng)化電阻耗散功率的概念；在石英晶體振蕩電路中，以數(shù)字IC芯片內(nèi)嵌的基于克拉潑電容反饋式石英晶體振蕩電路為例進(jìn)行講解。
本書第1～8章由潘永雄編寫，明緯(廣州)電子有限公司資深高工胡敏強(qiáng)主持了本書內(nèi)容的規(guī)劃工作，并編寫了本書第9章。
德州儀器半導(dǎo)體技術(shù)(上海)有限公司亞太區(qū)大學(xué)計(jì)劃總監(jiān)王承寧博士及鐘舒陽(yáng)工程師在本書內(nèi)容規(guī)劃、編寫過(guò)程中給予了熱心幫助、鼓勵(lì)和具體指導(dǎo)，提出了許多寶貴意見(jiàn)和建議，陳靜、朱燕秋老師等參與了本書內(nèi)容的規(guī)劃工作，提出了許多有益的意見(jiàn)和建議，鄧穎宇、朱燕秋老師校對(duì)了全書內(nèi)容，在此一并表示感謝。
盡管在編寫過(guò)程中，我們力求盡善盡美，但由于水平有限，書中疏漏在所難免，懇請(qǐng)讀者批評(píng)指正。
第1章 緒論 1
1.1 數(shù)字信號(hào)與數(shù)字電路的概念 1
1.1.1 數(shù)字信號(hào) 1
1.1.2 數(shù)字信號(hào)的種類及參數(shù) 3
1.2 數(shù)字系統(tǒng)中的數(shù)制 5
1.2.1 數(shù)字信號(hào)與二進(jìn)制數(shù) 6
1.2.2 二進(jìn)制數(shù)與十六進(jìn)制數(shù)的關(guān)系 7
1.2.3 二進(jìn)制數(shù)、十六進(jìn)制數(shù)的四則運(yùn)算 8
1.3 數(shù)字系統(tǒng)中的代碼表示法 9
1.3.1 原碼、反碼及補(bǔ)碼 9
1.3.2 十進(jìn)制數(shù)編碼及ASCII碼 13
1.4 電子技術(shù)數(shù)字化的必然性 15
1.5 “數(shù)字電子技術(shù)”課程的教學(xué)內(nèi)容 16
習(xí)題1 16
第2章 邏輯代數(shù)基礎(chǔ) 18
2.1 邏輯函數(shù)及邏輯運(yùn)算 18
2.1.1 邏輯函數(shù)的概念 18
2.1.2 邏輯運(yùn)算 18
2.2 邏輯代數(shù)運(yùn)算規(guī)則 23
2.2.1 邏輯代數(shù)式中邏輯運(yùn)算符的優(yōu)先級(jí) 24
2.2.2 基本邏輯代數(shù)恒等式 24
2.2.3 代入定理 25
2.2.4 反演定理 26
2.2.5 對(duì)偶式及對(duì)偶定理 26
2.3 邏輯函數(shù)的表示方式及相互轉(zhuǎn)換 26
2.3.1 邏輯代數(shù)式與真值表 27
2.3.2 邏輯代數(shù)式與邏輯圖 28
2.3.3 波形圖與真值表 28
2.4 邏輯代數(shù)式的形式及其相互轉(zhuǎn)換 29
2.4.1 與或式 29
2.4.2 與非與非式 30
2.4.3 或非或非式 31
2.4.4 與或非式 32
2.4.5 常見(jiàn)邏輯代數(shù)式的相互轉(zhuǎn)換 33
2.4.6 邏輯函數(shù)的最小項(xiàng)及最小項(xiàng)和形式 33
2.4.7 邏輯函數(shù)的最大項(xiàng)及最大項(xiàng)積形式 35
2.5 邏輯函數(shù)的化簡(jiǎn) 35
2.5.1 代數(shù)法 36
2.5.2 卡諾圖法 36
2.6 具有約束項(xiàng)的邏輯函數(shù)的化簡(jiǎn) 40
習(xí)題2 41
第3章 邏輯門電路 43
3.1 分立元件DTL門電路 44
3.1.1 二極管或門 44
3.1.2 二極管與門 44
3.1.3 三極管反相器(非門電路) 44
3.1.4 與非門電路 45
3.2 CMOS反相器 48
3.2.1 CMOS反相器的基本結(jié)構(gòu)及工作原理 48
3.2.2 CMOS反相器的電壓傳輸特性與電流傳輸特性 49
3.2.3 CMOS反相器的輸入與輸出特性 51
3.2.4 CMOS反相器的輸入噪聲容限與負(fù)載能力 54
3.2.5 CMOS反相器的動(dòng)態(tài)特性 55
3.3 CMOS門電路 59
3.3.1 CMOS邏輯門電路的內(nèi)部結(jié)構(gòu) 59
3.3.2 漏極開(kāi)路(OD)輸出邏輯電路 62
3.3.3 三態(tài)輸出邏輯電路 65
3.3.4 CMOS傳輸門電路 67
3.3.5 CMOS邏輯電路系列 70
3.3.6 常用邏輯門電路芯片 73
3.3.7 CMOS門電路的正確使用 74
3.4 CMOS數(shù)字電路新技術(shù)簡(jiǎn)介 78
3.4.1 輸入過(guò)壓保護(hù)技術(shù) 78
3.4.2 掉電關(guān)斷技術(shù) 79
3.4.3 總線保持技術(shù) 81
3.5 TTL電路簡(jiǎn)介 82
3.5.1 標(biāo)準(zhǔn)TTL反相器的內(nèi)部結(jié)構(gòu) 83
3.5.2 標(biāo)準(zhǔn)TTL反相器的工作原理及電壓傳輸特性曲線 83
3.5.3 標(biāo)準(zhǔn)TTL反相器的負(fù)載能力 86
3.5.4 其他TTL邏輯門電路 87
3.6 BiCMOS電路簡(jiǎn)介 90
3.7 施密特輸入門電路 91
3.7.1 由通用反相器構(gòu)成的施密特輸入電路 91
3.7.2 施密特輸入電路應(yīng)用 93
3.7.3 集成施密特輸入電路 95
3.8 電平轉(zhuǎn)換電路 98
3.8.1 驅(qū)動(dòng)門與負(fù)載門之間的連接條件 98
3.8.2 CMOS與TTL電路的接口 100
3.8.3 不同電源電壓CD4000及74HC系列CMOS器件之間連接存在的問(wèn)題 101
3.8.4 利用特定系列CMOS器件的輸入特性實(shí)現(xiàn)不同電源電壓芯片的連接 102
3.8.5 借助OD輸出結(jié)構(gòu)實(shí)現(xiàn)不同電源電壓芯片之間的連接 103
3.8.6 借助緩沖門或總線驅(qū)動(dòng)器實(shí)現(xiàn)電平轉(zhuǎn)換 105
習(xí)題3 108
第4章 組合邏輯電路分析與設(shè)計(jì) 110
4.1 組合邏輯電路分析 110
4.2 組合邏輯電路設(shè)計(jì) 112
4.3 常用組合邏輯電路芯片 116
4.3.1 可配置邏輯的門電路 116
4.3.2 編碼器 118
4.3.3 譯碼器 121
4.3.4 數(shù)字選擇器 131
4.3.5 加法器 136
4.3.6 數(shù)值比較器 139
4.4 組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn) 140
4.4.1 組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象 140
4.4.2 組合邏輯電路的內(nèi)部缺陷檢查及消除方法 142
4.4.3 組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)的一般消除方法 144
習(xí)題4 145
第5章 觸發(fā)器與存儲(chǔ)器 146
5.1 基本SR觸發(fā)器 146
5.2 電平觸發(fā)的觸發(fā)器 148
5.2.1 電平觸發(fā)的SR觸發(fā)器 149
5.2.2 電平觸發(fā)的D觸發(fā)器(D型鎖存器) 151
5.3 脈沖觸發(fā)器與邊沿觸發(fā)器 154
5.3.1 主從結(jié)構(gòu)的SR觸發(fā)器 154
5.3.2 主從結(jié)構(gòu)的JK觸發(fā)器 156
5.3.3 邊沿觸發(fā)器 157
5.4 觸發(fā)器的種類及其相互轉(zhuǎn)換 163
5.5 觸發(fā)器的動(dòng)態(tài)特性 165
5.6 存儲(chǔ)器 166
5.6.1 只讀存儲(chǔ)器(ROM) 167
5.6.2 隨機(jī)讀寫存儲(chǔ)器(RAM) 172
5.6.3 存儲(chǔ)器芯片連接 175
5.6.4 存儲(chǔ)器在組合邏輯電路中的應(yīng)用 177
習(xí)題5 178
第6章 時(shí)序邏輯電路分析與設(shè)計(jì) 180
6.1 時(shí)序邏輯電路概述 180
6.2 時(shí)序邏輯電路分析 182
6.3 常用時(shí)序邏輯電路 185
6.3.1 寄存器 185
6.3.2 移位寄存器 188
6.3.3 二進(jìn)制計(jì)數(shù)器 195
6.3.4 常用集成計(jì)數(shù)器芯片及應(yīng)用 200
6.3.5 任意進(jìn)制計(jì)數(shù)器 203
6.3.6 移位寄存器型計(jì)數(shù)器 205
6.4 時(shí)序邏輯電路設(shè)計(jì) 209
6.4.1 時(shí)序邏輯電路傳統(tǒng)設(shè)計(jì)方法 209
6.4.2 基于MCU芯片的時(shí)序邏輯電路解決方案 217
習(xí)題6 220
第7章 脈沖波形產(chǎn)生電路 222
7.1 單穩(wěn)態(tài)電路 222
7.2 多諧振蕩電路 226
7.2.1 對(duì)稱多諧振蕩電路 226
7.2.2 非對(duì)稱多諧振蕩電路 230
7.2.3 環(huán)形振蕩電路 234
7.2.4 由施密特輸入反相器構(gòu)成的振蕩電路 235
7.2.5 石英晶體振蕩電路 238
7.3 555時(shí)基電路及其應(yīng)用 240
7.3.1 由555時(shí)基芯片構(gòu)成的施密特輸入電路 241
7.3.2 由555時(shí)基芯片構(gòu)成的單穩(wěn)態(tài)電路 244
7.3.3 由555時(shí)基芯片構(gòu)成的多諧振蕩電路 246
習(xí)題7 249
第8章 A/D轉(zhuǎn)換與D/A轉(zhuǎn)換 250
8.1 D/A轉(zhuǎn)換器 250
8.1.1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 251
8.1.2 雙級(jí)權(quán)電阻網(wǎng)絡(luò) 252
8.1.3 倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 253
8.1.4 權(quán)電流型D/A轉(zhuǎn)換器 256
8.1.5 開(kāi)關(guān)樹型D/A轉(zhuǎn)換器 257
8.1.6 電阻串架構(gòu)的D/A轉(zhuǎn)換器 258
8.1.7 具有雙極性輸出的D/A轉(zhuǎn)換器 261
8.1.8 D/A轉(zhuǎn)換器的性能指標(biāo) 263
8.2 A/D轉(zhuǎn)換器 264
8.2.1 A/D轉(zhuǎn)換器的工作原理 265
8.2.2 采樣保持電路 268
8.2.3 并聯(lián)比較型ADC 269
8.2.4 基于并聯(lián)比較型的衍生ADC 274
8.2.5 逐次逼近型ADC 278
8.2.6 雙積分型ADC 281
8.2.7 ΣΔ型ADC 283
8.2.8 A/D轉(zhuǎn)換器的性能指標(biāo) 287
習(xí)題8 287
第9章 接口保護(hù)與可靠性設(shè)計(jì) 289
9.1 機(jī)械觸點(diǎn)接口 289
9.1.1 機(jī)械觸點(diǎn)固有的彈跳現(xiàn)象 289
9.1.2 消除彈跳現(xiàn)象電路 290
9.2 接口保護(hù) 291
9.2.1 靜電與靜電放電(ESD)的概念 292
9.2.2 ESD作用機(jī)理與危害 292
9.2.3 ESD保護(hù)器件與選型 293
9.3 接口隔離 300
9.3.1 光電耦合隔離 301
9.3.2 電感耦合隔離 303
9.3.3 電容耦合隔離 305
習(xí)題9 306
你還可能感興趣
我要評(píng)論
|
