目 錄
第1章 緒論 1
1.1 計(jì)算機(jī)的發(fā)展歷程 1
1.2 馮·諾依曼計(jì)算機(jī)模型 5
1.3 計(jì)算機(jī)的組成結(jié)構(gòu) 7
1.3.1 計(jì)算機(jī)的基本組成 7
1.3.2 計(jì)算機(jī)體系結(jié)構(gòu)、計(jì)算機(jī)組成與計(jì)算機(jī)實(shí)現(xiàn) 10
1.3.3 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu) 13
1.4 計(jì)算機(jī)系統(tǒng)的分類 15
1.4.1 綜述 15
1.4.2 弗林分類法 16
1.5 計(jì)算機(jī)的性能評(píng)價(jià)指標(biāo) 18
1.6　微處理器與微型計(jì)算機(jī) 23
1.6.1 微處理器與微型計(jì)算機(jī)的產(chǎn)生與發(fā)展 23
1.6.2 多核微處理器 25
1.7 中國計(jì)算機(jī)事業(yè)的發(fā)展歷程 28
1.8 計(jì)算機(jī)的特點(diǎn)及應(yīng)用 31
1.8.1 計(jì)算機(jī)的特點(diǎn) 31
1.8.2 計(jì)算機(jī)的應(yīng)用 32
1.9 計(jì)算機(jī)的發(fā)展 35
1.9.1 計(jì)算機(jī)發(fā)展的動(dòng)力 35
1.9.2 計(jì)算機(jī)的發(fā)展趨勢(shì) 37
習(xí)題1 39
第2章 計(jì)算機(jī)中信息的表示與運(yùn)算 45
2.1 數(shù)據(jù)的表示 45
2.1.1 定點(diǎn)數(shù)的表示 45
2.1.2 浮點(diǎn)數(shù)的表示 49
2.2 定點(diǎn)數(shù)的運(yùn)算 54
2.2.1 邏輯運(yùn)算 54
2.2.2 移位運(yùn)算 55
2.2.3 加法與減法運(yùn)算 57
2.2.4 乘法運(yùn)算 60
2.2.5 除法運(yùn)算 67
2.2.6 算術(shù)邏輯單元 70
2.3 浮點(diǎn)數(shù)的運(yùn)算 75
2.3.1 浮點(diǎn)數(shù)加、減運(yùn)算 75
2.3.2 浮點(diǎn)數(shù)乘、除運(yùn)算 77
2.4 面向錯(cuò)誤檢測(cè)與糾錯(cuò)的數(shù)據(jù)編碼 78
2.5 字符與字符串 83
2.6 面向存儲(chǔ)與傳輸?shù)臄?shù)據(jù)編碼 87
習(xí)題2 90
第3章 處理器 93
3.1 處理器的指令集 93
3.1.1 指令集概述 93
3.1.2 指令的操作碼與操作數(shù) 94
3.1.3 尋址方式 95
3.1.4 指令的基本功能與指令集設(shè)計(jì) 100
3.1.5 指令的格式 104
3.1.6 面向多媒體處理的增強(qiáng)指令 107
3.2 處理器的組成與工作過程 109
3.2.1 處理器的基本功能和基本組成 109
3.2.2 計(jì)算機(jī)的工作過程 112
3.2.3 采用流水線技術(shù)的處理器 113
3.3 CISC和RISC 120
3.3.1 RISC產(chǎn)生的背景 120
3.3.2 RISC的定義 122
3.3.3 指令級(jí)并行技術(shù) 123
3.4 Intel 80X86系列微處理器 131
3.4.1 Intel 8086/8088 微處理器 131
3.4.2 Intel 80286、80386和80486微處理器 139
3.4.3 Intel Pentium系列微處理器 141
3.5 ARM系列微處理器 145
3.5.1 ARM微處理器概述 145
3.5.2 ARM微處理器的模式、工作狀態(tài)和寄存器組成 146
3.5.3 ARM微處理器的存儲(chǔ)器組成和尋址方式 149
3.5.4 ARM微處理器的指令集 151
習(xí)題3 157
第4章 控制器 160
4.1 控制器概述 160
4.2 硬布線控制器 166
4.3 微程序控制器 168
習(xí)題4 173
第5章　總線技術(shù) 175
5.1 總線概述 175
5.2 總線的設(shè)計(jì)與實(shí)現(xiàn) 178
5.3 總線控制 181
5.3.1 總線仲裁 181
5.3.2 總線通信控制 185
5.4 總線的性能指標(biāo) 189
5.5 總線標(biāo)準(zhǔn) 191
5.5.1 微型計(jì)算機(jī)系統(tǒng)總線標(biāo)準(zhǔn) 191
5.5.2 微型計(jì)算機(jī)局部總線標(biāo)準(zhǔn) 194
5.5.3 I/O總線標(biāo)準(zhǔn)舉例 195
習(xí)題5 198
第6章 存儲(chǔ)系統(tǒng) 199
6.1 存儲(chǔ)器的分類與性能評(píng)價(jià) 199
6.1.1 存儲(chǔ)器的分類 199
6.1.2 存儲(chǔ)器的性能評(píng)價(jià) 200
6.2 存儲(chǔ)器訪問的局部性原理與層次結(jié)構(gòu)的存儲(chǔ)系統(tǒng) 200
6.2.1 存儲(chǔ)器訪問的局部性原理 200
6.2.2 層次結(jié)構(gòu)的存儲(chǔ)系統(tǒng) 201
6.3 半導(dǎo)體存儲(chǔ)器 203
6.3.1 隨機(jī)訪問半導(dǎo)體存儲(chǔ)器RAM 203
6.3.2 只讀存儲(chǔ)器ROM 209
6.4 主存儲(chǔ)器 213
6.4.1 主存儲(chǔ)器組成 213
6.4.2 提高主存儲(chǔ)器訪問帶寬的方法 216
6.4.3 奔騰微機(jī)主存儲(chǔ)器 219
6.4.4 存儲(chǔ)芯片的發(fā)展 220
6.5 高速緩沖存儲(chǔ)器Cache 223
6.5.1 Cache的工作原理 223
6.5.2 地址映像與變換 226
6.5.3 替換算法 233
6.5.4 寫入策略 235
6.5.5 兩級(jí)Cache與分裂型Cache 236
6.5.6 Cache的性能評(píng)價(jià) 236
6.6 虛擬存儲(chǔ)器 239
6.6.1　多道程序下的內(nèi)存管理 240
6.6.2 段式存儲(chǔ)管理 242
6.6.3 頁式存儲(chǔ)管理 243
6.6.4 頁式虛擬存儲(chǔ)器 244
習(xí)題6 252
第7章 8086/8088匯編語言程序設(shè)計(jì) 255
7.1 引言 255
7.2 順序程序設(shè)計(jì) 260
7.3 分支結(jié)構(gòu)程序設(shè)計(jì) 271
7.4 循環(huán)結(jié)構(gòu)程序設(shè)計(jì) 274
7.5 字符串操作程序設(shè)計(jì) 281
7.6 宏、條件匯編與重復(fù)匯編 285
7.7 子程序設(shè)計(jì) 291
7.8 8086/8088微處理器的其他指令與應(yīng)用 298
習(xí)題7 302
第8章 計(jì)算機(jī)外部設(shè)備 305
8.1 輸入設(shè)備 305
8.1.1 鍵盤 305
8.1.2 鼠標(biāo) 307
8.2 輸出設(shè)備 309
8.2.1 陰極射線管顯示器 309
8.2.2 平板顯示器 313
8.2.3 打印機(jī) 315
8.3 輔存設(shè)備 317
8.3.1 硬盤 317
8.3.2 光盤 320
8.3.3 U盤和固態(tài)硬盤 321
習(xí)題8 322
第9章 輸入/輸出接口 324
9.1 I/O技術(shù)的發(fā)展 324
9.2 I/O接口的組成與工作原理 326
9.3 中斷系統(tǒng) 330
9.3.1 中斷的處理過程 330
9.3.2 中斷屏蔽 334
9.3.3　中斷控制器8259A 336
9.3.4 8086/8088微處理器的中斷系統(tǒng) 338
9.4 DMA技術(shù) 339
9.5 通道技術(shù) 343
習(xí)題9 344
附錄A 圖靈機(jī)模型 346
附錄B 歷年圖靈獎(jiǎng)獲得者 347
附錄C 數(shù)制及其轉(zhuǎn)換 349
附錄D EBCDIC碼 352
附錄E 8086/8088指令格式 354
附錄F 相聯(lián)存儲(chǔ)器 356
參考文獻(xiàn) 358