本書圍繞VHDL和VerilogHDL兩種硬件描述語言，系統(tǒng)介紹了相關(guān)的語法、技巧和計(jì)算機(jī)輔助設(shè)計(jì)軟件，給出大量實(shí)例的綜合、仿真結(jié)果和設(shè)計(jì)工程。本書主要內(nèi)容包括：VHDL的基礎(chǔ)知識(shí)和語法、VerilogHDL的基礎(chǔ)知識(shí)和語法、在RTL層次上利用這兩種硬件描述語言進(jìn)行實(shí)際建模的方法和技巧、實(shí)際設(shè)計(jì)中常見模塊的實(shí)例設(shè)計(jì)等。