第1章 概述
1.1 微機(jī)接口技術(shù)的作用與基本任務(wù)
1.2 微機(jī)接口技術(shù)的層次
1.3 微機(jī)接口技術(shù)內(nèi)容的劃分
1.3.1 接口技術(shù)的基本內(nèi)容
1.3.2 接口技術(shù)的新內(nèi)容
1.4 微機(jī)接口技術(shù)的基本概念
1.4.1 設(shè)備接口與總線(xiàn)橋
1.4.2 設(shè)備接口
1.4.3 總線(xiàn)橋
1.5 微機(jī)接口技術(shù)的發(fā)展概況
1.6 分析硬件的軟件模型方法
1.7 本書(shū)的重點(diǎn)與內(nèi)容安排
1.7.1 本書(shū)內(nèi)容的重點(diǎn)
1.7.2 本書(shū)內(nèi)容的安排
習(xí)題1

第2章 總線(xiàn)技術(shù)
2.1 總線(xiàn)的作用
2.2 總線(xiàn)的組成
2.3 總線(xiàn)標(biāo)準(zhǔn)及總線(xiàn)的性能參數(shù)
2.4 總線(xiàn)傳輸操作過(guò)程
2.5 總線(xiàn)與接口的關(guān)系
2.6 ISA總線(xiàn)
2.6.1 ISA總線(xiàn)的特點(diǎn)
2.6.2 ISA總線(xiàn)的信號(hào)線(xiàn)定義
2.6.3 ISA總線(xiàn)與I／0設(shè)備接口的連接
2.7 現(xiàn)代微機(jī)總線(xiàn)技術(shù)的新特點(diǎn)
2.7.1 多總線(xiàn)技術(shù)
2.7.2 總線(xiàn)的層次化結(jié)構(gòu)
2.7.3 總線(xiàn)橋
2.7.4 多級(jí)總線(xiàn)下接口與總線(xiàn)的連接
2.7.5 層次化總線(xiàn)結(jié)構(gòu)對(duì)接口技術(shù)的影響
習(xí)題2

第3章 I／o端口地址譯碼技術(shù)
3.1 I／O地址空間
3.2 I／O端口
3.2.1 I／O端口
3.2.2 I／0端口共用技術(shù)
3.2.3 I／0端口地址編址方式
3.2.4 獨(dú)立編址方式的I／O端口訪(fǎng)問(wèn)
3.3 I／O端口地址分配及選用的原則
3.3.1 PC微機(jī)I／O地址的分配
3.3.2 現(xiàn)代微機(jī)I／0地址的分配
3.3.3 I／O端口地址選用的原則
3.4 I／O端口地址譯碼
3.4.1 I／o地址譯碼的方法
3.4.2 I／O地址譯碼電路的輸入與輸出信號(hào)線(xiàn)
3.5 I／0端口地址譯碼電路設(shè)計(jì)
3.5.1 I／O端口地址譯碼電路設(shè)計(jì)的幾個(gè)問(wèn)題
3.5.2 I／o地址譯碼電路設(shè)計(jì)舉例
習(xí)題3

第4章 定時(shí)／計(jì)數(shù)技術(shù)
4.1 定時(shí)與計(jì)數(shù)
4.2 微機(jī)系統(tǒng)中的定時(shí)類(lèi)型
4.3 外部定時(shí)方法及硬件定時(shí)器
4.4 可編程定時(shí)／計(jì)數(shù)器82C54A
4.4.1 82C54A的外部連接特性與內(nèi)部結(jié)構(gòu)
4.4.2 82C54A的命令字
4.4.3 82C54A的工作方式
4.4.4 82C54A的計(jì)數(shù)初值計(jì)算及裝入
4.4.5 82C54A的初始化
4.5 定時(shí)／計(jì)數(shù)器的應(yīng)用
4.5.1 82C54A在微機(jī)系統(tǒng)中的應(yīng)用設(shè)置
4.5.2 微機(jī)系統(tǒng)的82C54A初始化程序段
4.5.3 定時(shí)／計(jì)數(shù)器82C54A的應(yīng)用舉例
習(xí)題4

第5章 中斷技術(shù)
5.1 中斷
5.2 中斷類(lèi)型
5.2.1 硬中斷
5.2.2 軟中斷
5.3 中斷號(hào)
5.3.1 中斷號(hào)與中斷號(hào)的獲取
5.3.2 中斷響應(yīng)周期
5.3.3 中斷號(hào)的分配
……
第6章 DMA技術(shù)
第7章 并行接口
第8章 串行通信接口
第9章 A/D與D/A轉(zhuǎn)換器接口
第10章 基本人機(jī)交互設(shè)備的接口
第11章 PCI總線(xiàn)接口
第12章 微機(jī)接口技術(shù)中PCI設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)
第13章 USB通用串行總線(xiàn)
參考文獻(xiàn)