緒論 1 模塊一 組合邏輯電路 項(xiàng)目一 數(shù)字邏輯基礎(chǔ) 5 重點(diǎn)知識(shí) 5 學(xué)習(xí)目標(biāo) 5 項(xiàng)目導(dǎo)入 6 知識(shí)鏈接 6 1.1　計(jì)數(shù)制和碼制 6 1.1.1　計(jì)數(shù)制中的兩個(gè)重要概念 6 1.1.2　常用計(jì)數(shù)制的特點(diǎn) 7 1.1.3　各種計(jì)數(shù)制之間的轉(zhuǎn)換 8 1.1.4　代碼和編碼 10 思考練習(xí)題 12 1.2　邏輯代數(shù)及邏輯函數(shù)的公式化簡(jiǎn)法 12 1.2.1 邏輯的相關(guān)概念與基本的邏輯關(guān)系 12 1.2.2　邏輯代數(shù)及其基本運(yùn)算 15 1.2.3　邏輯函數(shù)的代數(shù)化簡(jiǎn)法 17 思考練習(xí)題 18 1.3　邏輯函數(shù)的卡諾圖化簡(jiǎn)法 19 1.3.1　最小項(xiàng)的定義和性質(zhì) 19 1.3.2　卡諾圖表示法 20 1.3.3　卡諾圖化簡(jiǎn)法 21 1.3.4　帶有約束項(xiàng)的邏輯函數(shù)的化簡(jiǎn) 22 思考練習(xí)題 23 項(xiàng)目小結(jié) 23 技能訓(xùn)練1：認(rèn)識(shí)數(shù)字實(shí)驗(yàn)器材和工具 24 技能訓(xùn)練2：認(rèn)識(shí)仿真軟件Multisim 8.0 28 能力檢測(cè)題 34 項(xiàng)目二 集成邏輯門電路 37 重點(diǎn)知識(shí) 37 學(xué)習(xí)目標(biāo) 37 項(xiàng)目導(dǎo)入 38 知識(shí)鏈接 39 2.1　電子開關(guān)特性 39 2.1.1　理想開關(guān)特性 39 2.1.2　半導(dǎo)體二極管的開關(guān)特性 39 2.1.3　晶體管的開關(guān)特性 40 2.1.4　MOS管的開關(guān)特性 40 思考練習(xí)題 41 2.2　常用邏輯門 41 2.2.1　基本邏輯門 41 2.2.2　復(fù)合邏輯門 43 思考練習(xí)題 44 2.3　集成邏輯門 44 2.3.1　TTL邏輯門 45 2.3.2　CMOS邏輯門 53 思考練習(xí)題 56 2.4　集成邏輯門使用中的問(wèn)題 56 2.4.1　接口問(wèn)題 56 2.4.2　抗干擾措施 59 思考練習(xí)題 60 項(xiàng)目小結(jié) 60 技能訓(xùn)練1：基本邏輯門的功能測(cè)試 61 技能訓(xùn)練2：集成邏輯門的參數(shù)測(cè)試 63 能力檢測(cè)題 65 項(xiàng)目三 組合邏輯器件及其應(yīng)用 68 重點(diǎn)知識(shí) 68 學(xué)習(xí)目標(biāo) 68 項(xiàng)目導(dǎo)入 69 知識(shí)鏈接 69 3.1　組合邏輯電路的分析 69 3.1.1　組合邏輯電路的功能描述 70 3.1.2　組合邏輯電路的分析方法 70 思考練習(xí)題 73 3.2　組合邏輯電路的設(shè)計(jì) 73 3.2.1　組合邏輯電路的設(shè)計(jì)步驟 73 3.2.2　組合邏輯電路的設(shè)計(jì)方法 73 思考練習(xí)題 76 3.3　編碼器 76 3.3.1　普通編碼器 76 3.3.2　優(yōu)先編碼器 78 思考練習(xí)題 81 3.4　譯碼器 81 3.4.1　變量譯碼器 81 3.4.2　顯示譯碼器 85 3.4.3　譯碼器的應(yīng)用 88 思考練習(xí)題 90 3.5　數(shù)據(jù)選擇器和數(shù)值比較器 90 3.5.1　數(shù)據(jù)選擇器的說(shuō)明 90 3.5.2　集成數(shù)據(jù)選擇器 91 3.5.3　數(shù)據(jù)選擇器的應(yīng)用舉例 91 3.5.4　一位數(shù)值比較器 93 3.5.5　集成數(shù)值比較器 93 思考練習(xí)題 94 3.6　組合邏輯電路的競(jìng)爭(zhēng)現(xiàn)象與冒險(xiǎn)現(xiàn)象 94 3.6.1　競(jìng)爭(zhēng)現(xiàn)象 94 3.6.2　冒險(xiǎn)現(xiàn)象 94 3.6.3　消除冒險(xiǎn)現(xiàn)象的方法 95 思考練習(xí)題 96 項(xiàng)目小結(jié) 96 技能訓(xùn)練1：探究數(shù)碼顯示電路 96 技能訓(xùn)練2：Multisim8.0組合邏輯電路仿真 99 能力檢測(cè)題 104 模塊二 時(shí)序邏輯電路 項(xiàng)目四 觸發(fā)器 109 重點(diǎn)知識(shí) 109 學(xué)習(xí)目標(biāo) 109 項(xiàng)目導(dǎo)入 110 知識(shí)鏈接 110 4.1　基本RS觸發(fā)器 110 4.1.1　基本RS觸發(fā)器的結(jié)構(gòu)組成 111 4.1.2　基本RS觸發(fā)器的工作原理 111 4.1.3　基本RS觸發(fā)器的動(dòng)作特點(diǎn) 112 4.1.4　基本RS觸發(fā)器的功能描述 112 思考練習(xí)題 113 4.2　鐘控RS觸發(fā)器 113 4.2.1　鐘控RS觸發(fā)器的結(jié)構(gòu)組成 113 4.2.2　鐘控RS觸發(fā)器的工作原理 113 4.2.3　鐘控RS觸發(fā)器的動(dòng)作特點(diǎn) 114 4.2.4　鐘控RS觸發(fā)器的功能描述 114 思考練習(xí)題 116 4.3　主從型JK觸發(fā)器 116 4.3.1　主從型JK觸發(fā)器的結(jié)構(gòu)組成 116 4.3.2　主從型JK觸發(fā)器的工作原理 117 4.3.3　主從型JK觸發(fā)器的動(dòng)作特點(diǎn) 117 4.3.4　主從型JK觸發(fā)器的功能描述 117 思考練習(xí)題 118 4.4　維持阻塞D觸發(fā)器 119 4.4.1　維持阻塞D觸發(fā)器的結(jié)構(gòu)組成 119 4.4.2 維持阻塞D觸發(fā)器的工作原理 119 4.4.3 維持阻塞D觸發(fā)器的動(dòng)作特點(diǎn) 120 4.4.4 維持阻塞D觸發(fā)器的功能描述 120 思考練習(xí)題 121 4.5　T觸發(fā)器和T 觸發(fā)器 121 4.5.1　T觸發(fā)器 121 4.5.2　T′觸發(fā)器 121 思考練習(xí)題 122 4.6　集成觸發(fā)器 122 4.6.1　集成RS觸發(fā)器 122 4.6.2　集成JK觸發(fā)器 122 4.6.3　集成D觸發(fā)器 123 思考練習(xí)題 124 項(xiàng)目小結(jié) 125 技能訓(xùn)練1：集成觸發(fā)器的功能測(cè)試 125 技能訓(xùn)練2：Multisim8.0觸發(fā)器電路仿真 127 能力檢測(cè)題 129 項(xiàng)目五 時(shí)序邏輯電路器件及其應(yīng)用 133 重點(diǎn)知識(shí) 133 學(xué)習(xí)目標(biāo) 133 項(xiàng)目導(dǎo)入 134 知識(shí)鏈接 135 5.1　時(shí)序邏輯電路的分析 135 5.1.1　時(shí)序邏輯電路的分析步驟 135 5.1.2　時(shí)序邏輯電路的分析方法 135 思考練習(xí)題 137 5.2　計(jì)數(shù)器 137 5.2.1　二進(jìn)制計(jì)數(shù)器 138 5.2.2　十進(jìn)制計(jì)數(shù)器 140 5.2.3　集成計(jì)數(shù)器及其應(yīng)用 142 思考練習(xí)題 147 5.3　寄存器 147 5.3.1　數(shù)碼寄存器 147 5.3.2　移位寄存器 148 5.3.3　集成雙向移位寄存器 149 5.3.4　移位寄存器的應(yīng)用 150 思考練習(xí)題 153 項(xiàng)目小結(jié) 153 技能訓(xùn)練1：計(jì)數(shù)器的應(yīng)用 153 技能訓(xùn)練2：移位寄存器的應(yīng)用 156 技能訓(xùn)練3：應(yīng)用Multisim8.0探究計(jì)數(shù)器、寄存器 160 能力檢測(cè)題 166 項(xiàng)目六 555定時(shí)器及其應(yīng)用 169 重點(diǎn)知識(shí) 169 學(xué)習(xí)目標(biāo) 169 項(xiàng)目導(dǎo)入 170 知識(shí)鏈接 170 6.1　555定時(shí)器的結(jié)構(gòu)原理 170 6.1.1　555定時(shí)器的特點(diǎn)和封裝形式 171 6.1.2　555定時(shí)器的結(jié)構(gòu)組成 171 6.1.3　555定時(shí)器的工作原理 172 6.1.4　TTL型和CMOS型555定時(shí)器的性能比較 173 思考練習(xí)題 174 6.2　單穩(wěn)態(tài)觸發(fā)電路 175 6.2.1　555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 175 6.2.2　單穩(wěn)態(tài)觸發(fā)器的應(yīng)用 177 思考練習(xí)題 178 6.3　多諧振蕩器 178 6.3.1　555定時(shí)器構(gòu)成的多諧振蕩器 178 6.3.2　多諧振蕩器工作原理 179 6.3.3　多諧振蕩器的主要參數(shù) 179 6.3.4　多諧振蕩器的應(yīng)用 180 思考練習(xí)題 181 6.4　施密特觸發(fā)器 181 6.4.1　555定時(shí)器構(gòu)成的施密特觸發(fā)器 181 6.4.2　施密特觸發(fā)器的主要參數(shù) 182 6.4.3　施密特觸發(fā)器的應(yīng)用 182 思考練習(xí)題 183 項(xiàng)目小結(jié) 183 技能訓(xùn)練1：555定時(shí)器及其應(yīng)用 184 技能訓(xùn)練2：Multisim 8.0 555定時(shí)器電路仿真 185 能力檢測(cè)題 187 模塊三 數(shù)/模與模/數(shù)轉(zhuǎn)換器和可編程邏輯器件 項(xiàng)目七 數(shù)/模與模/數(shù)轉(zhuǎn)換器 191 重點(diǎn)知識(shí) 191 學(xué)習(xí)目標(biāo) 191 項(xiàng)目導(dǎo)入 192 知識(shí)鏈接 193 7.1　數(shù)/模轉(zhuǎn)換器（DAC） 193 7.1.1　DAC的結(jié)構(gòu)組成和功能 193 7.1.2　DAC的轉(zhuǎn)換特性 193 7.1.3　DAC的主要技術(shù)指標(biāo) 194 7.1.4　DAC的轉(zhuǎn)換原理 195 7.1.5　集成DAC 197 思考練習(xí)題 199 7.2　模/數(shù)轉(zhuǎn)換器（ADC） 200 7.2.1　ADC的基本概念和轉(zhuǎn)換原理 200 7.2.2　ADC的主要技術(shù)指標(biāo) 202 7.2.3　逐次比較型ADC 203 7.2.4　雙積分型ADC 204 7.2.5　集成ADC 205 思考練習(xí)題 208 項(xiàng)目小結(jié) 208 技能訓(xùn)練1：A/D與D/A轉(zhuǎn)換電路的探究 208 技能訓(xùn)練2：應(yīng)用Multisim 8.0仿真DAC 210 能力檢測(cè)題 212 項(xiàng)目八 可編程邏輯器件 215 重點(diǎn)知識(shí) 215 學(xué)習(xí)目標(biāo) 215 項(xiàng)目導(dǎo)入 216 知識(shí)鏈接 217 8.1　可編程只讀存儲(chǔ)器（PROM） 218 8.1.1　ROM的電路組成和功能 218 8.1.2　PROM的結(jié)構(gòu)組成和工作原理 219 8.1.3　ROM的分類 221 8.1.4　PROM的應(yīng)用 223 思考練習(xí)題 226 8.2　可編程邏輯陣列（PLA） 226 8.2.1　PLA的結(jié)構(gòu)組成 226 8.2.2　PLA的主要特點(diǎn) 226 8.2.3　PLA的應(yīng)用 227 思考練習(xí)題 228 8.3　可編程陣列邏輯（PAL） 228 8.3.1　PAL的結(jié)構(gòu)原理 228 8.3.2　PAL的主要特點(diǎn) 229 8.3.3　PAL的輸出形式和用途 230 思考練習(xí)題 230 8.4　通用陣列邏輯（GAL） 230 8.4.1　GAL的結(jié)構(gòu)特點(diǎn) 231 8.4.2　GAL的優(yōu)點(diǎn)和工作模式 232 思考練習(xí)題 232 8.5 高密度可編程邏輯器件（HDPLD） 232 8.5.1　可擦除可編程邏輯器件（EPLD） 233 8.5.2　復(fù)雜可編程邏輯器件（CPLD） 234 8.5.3　現(xiàn)場(chǎng)可編程門陣列（FPGA） 235 思考練習(xí)題 236 項(xiàng)目小結(jié) 236 項(xiàng)目拓展：關(guān)于可編程邏輯器件在數(shù)字電路實(shí)驗(yàn)中的作用 236 能力檢測(cè)題 237 附 錄 239 附錄Ａ　常用集成電路型號(hào)及其引腳排列圖 239 附錄B　集成電路型號(hào)及其功能—按型號(hào)索引 247 參考文獻(xiàn) 258