緒論
1.1 引言
1.2 EDA技術(shù)簡介
1.3 數(shù)字系統(tǒng)設(shè)計綜述
1.3.1 數(shù)字系統(tǒng)的基本概念
1.3.2 數(shù)字系統(tǒng)的設(shè)計方法
1.3.3 數(shù)字系統(tǒng)的實現(xiàn)方式
1.4 硬件描述語言簡介

1.5 FPGA／CPLD綜述
1.5.1 FPGA／CPLD簡介
1.5.2 基于FPGA／CPLD的數(shù)字系統(tǒng)開發(fā)流程
1.5.3 FPGA／CPLD主要廠商及產(chǎn)品
1.5.4 FPGA／CPLD的EDA開發(fā)工具

1.6 數(shù)字系統(tǒng)設(shè)計實驗說明
1.6.1 實驗規(guī)則
1.6.2 實驗報告的撰寫

2 基礎(chǔ)實驗
2.1 基本組合邏輯電路設(shè)計實驗
實驗1 加法器設(shè)計
實驗2 編碼器設(shè)計
實驗3 譯碼器設(shè)計
實驗4 數(shù)據(jù)選擇器設(shè)計
實驗5 數(shù)值比較器設(shè)計
實驗6 三態(tài)門設(shè)計

2.2 基本時序邏輯電路設(shè)計實驗
實驗7 觸發(fā)器設(shè)計
實驗8 寄存器和鎖存器設(shè)計
實驗9 移位寄存器設(shè)計
實驗10 計數(shù)器設(shè)計

2.3 基本設(shè)計方法訓(xùn)練實驗
實驗11 阻塞與非阻塞語句區(qū)別驗證
實驗12 有狀態(tài)機(jī)設(shè)計

3 綜合設(shè)計實驗
實驗1 累加器設(shè)計
實驗2 數(shù)碼管掃描顯示電路設(shè)計
實驗3 數(shù)字頻率計設(shè)計
實驗4 步進(jìn)電機(jī)控制電路設(shè)計
實驗5 交通燈控制器設(shè)計
實驗6 電子數(shù)字鐘設(shè)計
實驗7 汽車尾燈控制電路設(shè)計
實驗8 按鍵消抖設(shè)計
實驗9 可編程單次沖發(fā)生器設(shè)計
實驗10 趣味實驗——蛇形電路設(shè)計

4 課程設(shè)計實驗
實驗1 數(shù)字密碼鎖設(shè)計
實驗2 簡易計算器設(shè)計
實驗3 波形發(fā)生器設(shè)計
實驗4 數(shù)據(jù)采集與監(jiān)測系統(tǒng)設(shè)計
實驗5 簡易CPU設(shè)計
5 實驗常見問題及解答

6 實驗軟件開發(fā)系統(tǒng)
6.1 Max+plusll開發(fā)系統(tǒng)
6.1.1 Max+plusll簡介
6.1.2 Max+plusll工作環(huán)境介紹
6.1.3 Max+plusll設(shè)計入門
6.1.4 Max+plusll設(shè)計提高

6.2 Quartusll開發(fā)系統(tǒng)介紹
6.2.1 Quartusll簡介
6.2.2 Quartusll工作環(huán)境介紹
6.2.3 Quartusll設(shè)計入門
6.2.4 Quartusll基于宏功能模塊的設(shè)計

7 實驗硬件開發(fā)系統(tǒng)
7.1 FLEX10K FPGA實驗系統(tǒng)
7.1.1 實驗箱外觀
7.1.2 部件及使用說明
7.1.3 實驗設(shè)備的連接及開發(fā)過程
7.1.4 實驗箱的功能測試
7.1.5 FLEX10K FPGA系列器件簡介

7.2 Aquila—M250型FPGA實驗系統(tǒng)
7.2.1 實驗箱外觀
7.2.2 部件及使用說明
參考文獻(xiàn)