空間微電子. 第二卷.空間用集成電路設(shè)計
定 價：218 元
阿納托利?貝盧斯、維塔利?薩拉杜哈、西亞爾?史維道三位專家基于俄羅斯和白俄羅斯航天工業(yè)微電子技術(shù)應(yīng)用和發(fā)展實踐,編著了空間微電子,結(jié)合微電子技術(shù)和工藝制程的新發(fā)展,介紹了俄羅斯和白俄羅斯航天工業(yè)在微電子元器件選用、工藝制程、降耗、抗輻射等方面的實踐與思考,可為國內(nèi)相關(guān)行業(yè)提供參考和借鑒.本書為空間微電子第二卷,共九章,主要介紹了空間微電子的設(shè)計、生產(chǎn)工藝、測試及應(yīng)用等相關(guān)內(nèi)容,特別是結(jié)合空間應(yīng)用的環(huán)境對元器件的可靠性要求,就相關(guān)的設(shè)計和工藝原理結(jié)合數(shù)據(jù)和案例進行了細致的討論.
以運載火箭、衛(wèi)星等飛行器為代表的航天工程系統(tǒng)是高復(fù)雜度的系統(tǒng)，具有高風(fēng)險性，要求高質(zhì)量、高可靠性和高安全性。傳統(tǒng)航天質(zhì)量保證的基本思路是逐級驗證的，需要在微電子或元器件級基本解決空間環(huán)境下的可靠應(yīng)用問題，特別是空間輻射環(huán)境的影響，并留有足夠的裕度。當前，成本的優(yōu)化、研發(fā)周期的縮短、技術(shù)的發(fā)展和系統(tǒng)工程手段的進步，要求我們改變過去線性的思維模式，把微電子等基礎(chǔ)問題與系統(tǒng)在多個維度下一并考慮�；鸺龑＜抑x光選院士曾歸納運載火箭技術(shù)涉及70多個主要的技術(shù)領(lǐng)域和學(xué)科，作為總體研制單位需要關(guān)心這些技術(shù)或?qū)I(yè)的具體應(yīng)用，才能更好地解決分系統(tǒng)、單機的技術(shù)協(xié)調(diào)和可靠性問題，才能更好地把握系統(tǒng)工程規(guī)律，解決產(chǎn)品質(zhì)量要素的保證以及技術(shù)風(fēng)險的控制問題，實現(xiàn)系統(tǒng)的最優(yōu)。航天微電子技術(shù)是空間飛行器的基本構(gòu)成和基礎(chǔ)技術(shù)，幾乎滲透到了系統(tǒng)的各個方面。隨著航天系統(tǒng)小型化、信息化、集成化和智能化的發(fā)展，航天微電子技術(shù)的研究與應(yīng)用發(fā)揮的作用和影響也日益彰顯，特別是在國產(chǎn)化元器件的應(yīng)用、微電子元器件的工藝制程和質(zhì)量控制、大規(guī)模集成電路抗輻射等特殊環(huán)境應(yīng)用方面。阿納托利·貝盧斯、維塔利·薩拉杜哈、西亞爾·史維道三位專家基于俄羅斯和白俄羅斯航天工業(yè)微電子技術(shù)應(yīng)用和發(fā)展實踐，編著了《空間微電子》，結(jié)合微電子技術(shù)和工藝制程的新發(fā)展，介紹了俄羅斯和白俄羅斯航天工業(yè)在微電子元器件選用、工藝制程、降耗、抗輻射等方面的實踐與思考，可為國內(nèi)相關(guān)行業(yè)提供參考和借鑒。本書為《空間微電子》第二卷，共九章，主要介紹了空間微電子的設(shè)計、生產(chǎn)工藝、測試及應(yīng)用等相關(guān)內(nèi)容，特別是結(jié)合空間應(yīng)用的環(huán)境對元器件的可靠性要求，就相關(guān)的設(shè)計和工藝原理結(jié)合數(shù)據(jù)和案例進行了細致的討論。第1章主要介紹了選用進口電子元器件設(shè)計俄羅斯航天器時應(yīng)考慮的問題，包括國外對俄羅斯元器件的出口限制、電子元器件的偽造、電子元器件的抗輻射性能等。第2章主要介紹了亞微米級晶體管和肖特基二極管的工藝制程特點和基本結(jié)構(gòu)。綜述了微電子結(jié)構(gòu)的發(fā)展趨勢以及在其不斷迭代過程中出現(xiàn)的問題，如柵極的隧穿、氧化物中熱載流子的注入、源漏之間的針孔、亞閾值區(qū)的泄漏、溝道中載流子遷移率的降低以及源漏之間導(dǎo)通電阻的增大等。本章主要表述了微電子學(xué)的基本內(nèi)容，綜述了MOS晶體管和肖特基二極管的發(fā)展趨勢、目前存在的問題以及針對上述問題的解決措施。這對從事相關(guān)研究的讀者有比較好的借鑒意義。第3章主要介紹了微電子元器件的功耗最小化方法，分析了CMOS工藝的 LSIC中功耗的主要來源，以及降低CMOS 工藝LSIC功耗等級的方法，給出了低功耗CMOS工藝 LSIC邏輯設(shè)計方法，包括確定CMOS微電路的功耗來源、設(shè)計低功耗CMOS工藝 VLSIC基礎(chǔ)元器件的選擇、基于元器件庫的CMOS工藝 LSIC邏輯綜合、針對功耗的兩層邏輯電路優(yōu)化、多輸入門組成的多層邏輯電路的優(yōu)化等方面。第4章介紹了亞微米大規(guī)模集成電路（LSIC：CMOS、雙極、數(shù)字、模擬和存儲電路）在輻射作用下的具體特性和性能變化的物理機理，以及其抗輻射能力的主要保障方法，并提出了輻射對硅基微電路性能影響的實驗研究要素、對輻照實驗樣品所采用設(shè)備和方法的建議，以及輻射實驗后的測量方法。第5章重點描述了預(yù)測和提高雙極（數(shù)字、邏輯和模擬）以及標準CMOS集成電路的輻射容限水平的測試計算和試驗方法。此外，還研究了與提高CMOS和BiCMOS微電路的抗輻照能力相關(guān)的主要設(shè)計、工藝以及電路配置方法。第6章主要介紹了在工藝尺寸縮減到亞微米級下，出現(xiàn)的溫度、工藝參數(shù)以及漏電流等問題對電路性能的影響，對其產(chǎn)生機理進行分析，并從系統(tǒng)設(shè)計、邏輯設(shè)計和電路設(shè)計方面提出一系列解決方案。第7章主要介紹了基于SOS和SOI結(jié)構(gòu)的空間應(yīng)用微電路設(shè)計，并在此基礎(chǔ)上，提出了采用SOI工藝的數(shù)字微電路和存儲電路有更強的抗電離輻射能力的觀點，提出了提高SOI工藝MOS晶體管暴露于電離輻射的耐受性的設(shè)計和相關(guān)技術(shù)方法。第8章介紹了片上系統(tǒng)（SOC）和系統(tǒng)級封裝（SIP）兩種封裝形式各自的特點并就各自優(yōu)缺點進行對比。隨著封裝技術(shù)、制程節(jié)點及先進工藝的發(fā)展，芯片乃至微系統(tǒng)的封裝技術(shù)需要更全面地考慮布線設(shè)計、熱設(shè)計、可靠性設(shè)計等其他因素，因此不同的仿真建模軟件、設(shè)計語言在芯片制造上中下游的交互也愈發(fā)頻繁。本章更多地從設(shè)計的角度揭示SIP與SOC封裝的發(fā)展，其中穿插了大量經(jīng)典深刻的案例。第9章圍繞批量生產(chǎn)過程中剔除帶有潛在缺陷元器件的方法開展討論，主要討論內(nèi)容包括：對參數(shù)敏感度的構(gòu)想、潛在缺陷對統(tǒng)計數(shù)據(jù)的影響分析、試驗?zāi)Ｐ偷慕⒁约安糠中鲁霈F(xiàn)的可靠性篩選方法。本書的翻譯工作由李京苑策劃，組織研討解決翻譯過程中出現(xiàn)的問題，并參與了部分章節(jié)的譯稿、校對和審核工作。航天一院質(zhì)量與體系運營部胡云副部長和十九所楊秋皓副所長組織實施，航天一院十九所盧兆勇、高鯤等和電子元器件可靠性中心熊盛陽、張偉等先期開展了大量基礎(chǔ)工作，由于涉及微電子的設(shè)計和工藝，北京微電子技術(shù)研究所王勇所長及研究人員給予了大力支持。第1章由張暉、李京苑翻譯，第2章由周軍、李京苑翻譯，第3章由蔣安平翻譯，第4～8章由范隆翻譯，第9章由張偉、李京苑翻譯。全書由李京苑、胡云、范隆、蔣安平審校、統(tǒng)稿。本書翻譯時力求忠于原著，表達簡練，針對原著中有歧義的部分以譯者注的形式進行了注釋，同時按照中文習(xí)慣，對原著中有些省略掉的指代內(nèi)容，進行了適當補充，對于原著中一些不影響閱讀理解但是描述不夠清晰的內(nèi)容也進行了適當刪減。中國宇航出版社的編輯們又進一步對譯稿進行了全面細致的審讀和校對，提出了許多寶貴意見，在此表示感謝。由于我們才疏學(xué)淺，書中難免存在一些疏漏，懇請讀者批評指正。
緒論1第1章國產(chǎn)航天器選用進口基礎(chǔ)電子元器件時應(yīng)考慮的問題71.1空間工程用電子設(shè)備元器件選型工作的共性問題71.2國外針對俄羅斯的元器件出口限制81.2.1美國對ECB的出口限制91.2.2歐洲和其他國家對ECB的出口限制121.2.3國際出口管制組織131.3國外工業(yè)ECB在俄羅斯火箭和航天科技中應(yīng)用的特點141.4偽造微電子產(chǎn)品及其甄別方法211.4.1偽造電子元器件的分類211.4.2甄別偽造產(chǎn)品的有效方法221.4.3航天應(yīng)用微電子產(chǎn)品的電學(xué)測試241.5俄羅斯航天器在選擇和應(yīng)用國外處理器方面的特點291.5.1國外處理器在俄羅斯航天器中的應(yīng)用情況291.5.2UT 699和GR 712微處理器的版本和鑒定301.5.3Leon 3FT系列UT 699和GR 712微處理器的架構(gòu)和硬件特性311.5.4微處理器Leon 3FT編程特點331.6航天和軍用抗輻射直流轉(zhuǎn)換器351.6.1總劑量效應(yīng)(TID)351.6.2低劑量率輻照損傷敏感性增強效應(yīng)(ELDRS)361.6.3單粒子效應(yīng)（SEE）361.6.4最壞情況下的參數(shù)限制分析361.6.5MILPRF38534標準的 K級要求361.6.6無光耦混合型DCDC轉(zhuǎn)換器371.7生產(chǎn)空間系統(tǒng)機載設(shè)備用電子元器件工作部署的最佳實踐401.8面向空間應(yīng)用的基礎(chǔ)電子元器件的加速可靠性試驗451.920092011年間俄羅斯購買微電路的測試結(jié)果分析49參考文獻56第2章亞微米級晶體管和肖特基二極管的工藝制程特點和基本結(jié)構(gòu)582.1關(guān)于亞微米級微電子學(xué)的術(shù)語582.2現(xiàn)代微電子技術(shù)發(fā)展趨勢與展望592.2.1微縮問題622.2.2現(xiàn)代亞微米技術(shù)：微處理器生產(chǎn)應(yīng)用實例642.3亞微米MOS晶體管的特性692.3.1超大規(guī)模集成電路中MOS晶體管結(jié)構(gòu)692.3.2改善MOSFET性能的方法722.3.3絕緣體上硅結(jié)構(gòu)的MOS晶體管752.3.4雙柵、三柵和圓柱形柵晶體管792.3.5其他類型的晶體管結(jié)構(gòu)822.3.6模擬電路中晶體管特性852.4高溫環(huán)境下肖特基二極管構(gòu)造技術(shù)特點862.4.1肖特基二極管工作的物理機制862.4.2耐高溫肖特基二極管的設(shè)計技術(shù)特點892.4.3確保最小反向電流和最小正向電壓的方法932.4.4獲得最小正向電壓和最大反向電壓的方法942.5具有增強抗靜電放電能力的肖特基二極管結(jié)構(gòu)的設(shè)計技術(shù)特點98參考文獻104選定書目107第3章微電子元器件的功耗最小化方法1093.1微電子元器件功耗參數(shù)的主要變化趨勢1093.2降低CMOS LSIC功耗等級的方法1123.3CMOS LSIC中功耗的主要來源1203.4低功耗CMOS LSIC邏輯設(shè)計方法1243.4.1低功耗CMOS電路的基本邏輯綜合1243.4.2確定CMOS微電路的功耗來源1253.4.3基于微電路單元開關(guān)活動預(yù)測的優(yōu)化選項概率評估1263.4.4設(shè)計低功耗CMOS VLSIC時基礎(chǔ)元器件的選擇1283.4.5基于元器件庫的CMOS LSIC邏輯綜合1303.4.6針對功耗的兩層邏輯電路優(yōu)化1313.4.7工藝無關(guān)功能電路的基本門選擇1323.4.8多輸入門組成的多層邏輯電路的優(yōu)化1323.4.9由兩輸入門組成的多層邏輯電路的優(yōu)化1343.4.10工藝映射1363.4.11在邏輯和電路級估計所設(shè)計CMOS大規(guī)模集成電路的功耗1373.4.12使用PSLS設(shè)計低功耗CMOS大規(guī)模集成電路的技術(shù)1393.4.13PSLS軟件包架構(gòu)1403.4.14軟件包PSLS的功能1413.5現(xiàn)代接口LSIC的低功耗結(jié)構(gòu)特性1433.5.1RS485接口收發(fā)器微電路1433.5.2RS232接口收發(fā)器微電路1473.5.3低電源電壓IC接口電壓比較器的設(shè)計和原理性技術(shù)特色1603.5.4低功耗接口LSIC發(fā)送器單元電路的設(shè)計特點1653.5.5等同于半導(dǎo)體帶隙寬度的溫度無關(guān)基準電壓源1683.5.6溫度無關(guān)基準電壓源的設(shè)計選項1693.5.7提高微電路抗熱電子效應(yīng)能力的電路結(jié)構(gòu)方法171參考文獻174第4章輻射對亞微米集成電路影響的特點1764.1輻射對亞微米CMOS集成電路影響的物理機理1764.1.1MIC元器件輻照后的性能恢復(fù)1804.1.2輻照條件對MIC元器件輻射容限的影響1814.2輻照對雙極型模擬集成電路的影響1844.2.1集成運算放大器的輻射效應(yīng)1854.2.2集成電壓比較器的輻射效應(yīng)1864.3保證集成電路抗輻射能力的主要方法1874.4現(xiàn)代先進集成電路的抗輻射能力1874.5推薦用于硅基微電路輻射效應(yīng)實驗研究的元器件1904.5.1CMOS集成電路基本邏輯單元1904.5.2電可擦除可編程只讀存儲器元器件1904.5.3CMOS邏輯集成電路1914.5.4CMOS LSIC存儲器1914.5.5基于SOI結(jié)構(gòu)的CMOS LSIC SRAM1914.5.6BiCMOS LSIC1924.6微電路輻照測試結(jié)構(gòu)及樣品研究的設(shè)備與方法1924.7輻照后測試結(jié)構(gòu)電參數(shù)的測量方法1954.7.1EEPROM參數(shù)調(diào)節(jié)方法1954.8穿透性輻射對雙極晶體管結(jié)構(gòu)參數(shù)影響的實驗研究結(jié)果1974.9電離輻射對雙極模擬集成電路參數(shù)影響的實驗研究2004.10電離輻射對MOS晶體管參數(shù)及集成電路影響的實驗研究2064.10.1輻射對MOS晶體管參數(shù)的影響2064.10.2輻射對MOS電容器和MOS晶體管參數(shù)影響的實驗研究：亞微米CMOS IC元器件 2134.10.3輻射對EEPROM MOS單元參數(shù)影響的特性2154.10.4穿透輻射對CMOS邏輯 IC參數(shù)影響的實驗研究2174.10.5電離輻射對CMOS存儲器參數(shù)的影響2214.10.6輻射對MOS/SOI結(jié)構(gòu)及基于該結(jié)構(gòu)的CMOS LSI RAM參數(shù)影響的實驗研究2264.10.7穿透輻射對BiCMOS邏輯 LSIC參數(shù)影響的實驗研究 2324.11利用模擬方法研究BiCMOS微電路輻射效應(yīng)的特點2384.12太空因素對局部輻射效應(yīng)影響機制的特點2454.13中國制造抗輻射混合DC/DC轉(zhuǎn)換器的實驗研究250參考文獻253第5章預(yù)測及提高雙極和CMOS集成電路輻射容限的方法2595.1CMOS大規(guī)模集成電路輻射容限的預(yù)測方法2595.1.1MOS元器件輻射容限的計算試驗預(yù)測方法2595.1.2CMOS集成電路基于輻射容限的預(yù)測(選擇)方法2625.2用于評估雙極和BiCMOS元器件輻射容限的計算試驗方法2655.3預(yù)測EEPROM MOS存儲單元輻射容限的計算試驗方法2675.4提高集成電路抗穿透輻射能力的方法2675.4.1提高CMOS和BiCMOS微電路輻射容限的結(jié)構(gòu)工藝方法2675.4.2提高集成電路輻射容限的標準結(jié)構(gòu)和電路配置方法2695.4.3提高CMOS LSIC抗輻射能力的新結(jié)構(gòu)和電路配置方法276參考文獻279第6章超高速微電子元器件及系統(tǒng)的設(shè)計問題分析2806.1亞微米微電路工藝尺寸縮減的問題2806.2用深亞微米規(guī)則設(shè)計硅集成微電路的趨勢和問題2816.2.1硅亞微米IC設(shè)計的尺寸縮減趨勢和問題2826.2.2亞微米集成電路的功耗問題2856.2.3在設(shè)計階段監(jiān)控整個芯片區(qū)域的功耗分布2886.3硅MOS晶體管結(jié)構(gòu)中的漏電流和靜態(tài)功耗2906.3.1亞微米CMOS電路的功耗2906.3.2亞微米硅MOS晶體管的電流分析2926.3.3亞微米硅晶體管漏電流的物理原因2946.3.4MOS晶體管的靜態(tài)功耗值分析2976.3.5考慮靜態(tài)功耗的亞微米模擬IC的設(shè)計特點2986.3.6考慮靜態(tài)功耗的亞微米模數(shù)集成電路設(shè)計的特點2996.4典型結(jié)構(gòu)亞微米MOS晶體管的動態(tài)功耗3016.4.1有參考延遲值的亞微米數(shù)字集成電路3026.4.2互連信號分布延遲3026.4.3降低開關(guān)功耗的方法3026.4.4漏電流引起的動態(tài)功耗分析與計算3046.4.5硅微電路動態(tài)功耗分析3066.5溫度和工藝參數(shù)散布對硅亞微米集成電路特性的影響3086.5.1漏電流與溫度的關(guān)系3086.5.2工藝參數(shù)散布與漏電流的關(guān)系3136.6深亞微米設(shè)計原則下模擬集成電路版圖設(shè)計的特點3186.6.1電源電壓降低的影響3186.6.2工藝尺寸的縮減和互連線上的信號分布延遲3196.7結(jié)論及建議320參考文獻322第7章基于SOS和SOI結(jié)構(gòu)的空間應(yīng)用微電路設(shè)計3257.1基于SOI結(jié)構(gòu)的抗輻射CMOS LSI電路3267.2電離輻射對硅和二氧化硅的影響3327.2.1硅在輻射下的輻射效應(yīng)3337.2.2Si/SiO2界面區(qū)域的特性3347.2.3電離輻射對電介質(zhì)層的影響3377.2.4絕緣體上硅結(jié)構(gòu)埋層介質(zhì)內(nèi)的輻射過程3397.2.5不同方法得到的SOI結(jié)構(gòu)的輻射特性的比較3417.3MOS/SOI晶體管在電離輻射條件下的物理現(xiàn)象3427.3.1電離輻射3427.3.2總劑量效應(yīng)3467.3.3脈沖輻射效應(yīng)3487.4基于SOI結(jié)構(gòu)的CMOS LSIC元器件樣品的實驗研究結(jié)果3507.4.1測試樣品的組成3507.4.2實驗流程3517.4.3實驗結(jié)果353參考文獻375第8章片上系統(tǒng)和系統(tǒng)級封裝3828.1芯片封裝技術(shù)發(fā)展的總體趨勢3828.2芯片封裝的BGA技術(shù)3858.3電路板芯片安裝技術(shù)3868.4多芯片模塊和印制電路板3888.5空間用微電子元器件封裝技術(shù)發(fā)展的主要趨勢3918.5.1封裝引線間距的下降趨勢3918.6電路板上SHF電路封裝技術(shù)的特性3998.7空間相關(guān)應(yīng)用的TSV芯片組裝技術(shù)4048.8使用倒裝芯片技術(shù)的3D產(chǎn)品封裝的特點4088.9粘接劑和焊膏在3D組裝過程中的應(yīng)用特征4098.10軍用空間微電子元器件的系統(tǒng)級封裝電子單元4128.11自動設(shè)計工具的特點：系統(tǒng)級封裝4158.11.1射頻模塊設(shè)計4178.12在設(shè)計用于SIP的ULSIC時需考慮的深亞微米技術(shù)特點4178.13SIP對衛(wèi)星系統(tǒng)研制概念演變的影響4218.14用于SIP的已知良好芯片的選擇和應(yīng)用特點4248.15帶有集成輻射防護屏的封裝設(shè)計4278.16MEMS技術(shù)的SHF應(yīng)用4318.16.1射頻MEMS/CMOS元器件的實現(xiàn)特點4318.16.2射頻MEMS開關(guān)4368.16.3可變電容值的射頻MEMS電容4398.16.4集成MEMS/CMOS諧振器4408.16.5MEMS技術(shù)在雷達裝置系統(tǒng)集成任務(wù)中的應(yīng)用4438.17金和鋁在功率微波晶體管組裝技術(shù)中的應(yīng)用特點449參考文獻454第9章批量生產(chǎn)中剔除帶有潛在缺陷硅基微電路的方法4579.1標稱工作模式下集成電路參數(shù)控制問題的構(gòu)想4579.2雙極集成微電路輸出參數(shù)敏感度系數(shù)的測定方法4589.3基于工作范圍邊界分析的潛在缺陷微電路檢測4619.4基于集成微電路試驗測試結(jié)果的可靠性指標數(shù)值評估4659.5潛在缺陷對雙極IC的基礎(chǔ)統(tǒng)計參數(shù)值的影響機理研究4679.6對CMOS微電路加速應(yīng)力試驗結(jié)果的數(shù)學(xué)處理模型分析4689.7在大規(guī)模制造中檢測和剔除潛在不可靠電路的主要方法4719.7.1通過靜電放電確定潛在不可靠元器件的方法4719.7.2一種微電路元器件老化試驗改進方法4729.7.3基于臨界電源電壓參數(shù)檢驗高可靠集成電路的方法4739.7.4通過動態(tài)電流損耗剔除潛在不可靠微電路的方法4749.7.5降低電源電壓的方法476參考文獻480關(guān)于作者481
書單推薦 新書推薦
