第1章 數(shù)字電路基礎
1.1 數(shù)的進制及其轉換
1.1.1 進位計數(shù)制
1.1.2 不同進制之間的轉換
1.2 機器碼
1.2.1 原碼
1.2.2 反碼
1.2.3 補碼
1.3 邏輯代數(shù)
1.3.1 邏輯變量及基本運算
1.3.2 邏輯代數(shù)的基本定律和規(guī)則
1.3.3 邏輯函數(shù)的代數(shù)化簡法
1.3.4 邏輯函數(shù)的卡諾圖化簡
本章小結
思考題與練習題1

第1章  數(shù)字電路基礎
1.1  數(shù)的進制及其轉換
1.1.1  進位計數(shù)制
1.1.2  不同進制之間的轉換
1.2  機器碼
1.2.1  原碼
1.2.2  反碼
1.2.3  補碼
1.3  邏輯代數(shù)
1.3.1  邏輯變量及基本運算
1.3.2  邏輯代數(shù)的基本定律和規(guī)則
1.3.3  邏輯函數(shù)的代數(shù)化簡法
1.3.4  邏輯函數(shù)的卡諾圖化簡
本章小結
思考題與練習題1
第2章  邏輯門電路
2.1  二極管、晶體管開關特性
2.1.1  二極管開關特性
2.1.2  晶體管的開關特性
2.2  基本的與、或、非門電路
2.3  TTL邏輯門電路
2.3.1  TTL與非門的工作原理
2.3.2  TTL與非門的主要參數(shù)
2.3.4  TTL的其他類型門電路
2.3.4  TTL與非門的改進電路
2.3.5  其他雙極型集成電路介紹
2.4  CMOS集成門電路
2.4.1  CMOS反相器
2.4.2  CMOS與非門
2.4.3  CMOS或非門
2.5  CMOS集成門電路
2.5.1  CMOS與TTL電路性能比較
2.5.2  TTL與CMOS接口電路
2.6  正負邏輯問題
2.6.1  門電路使用中應注意的事項
本章小結
思考題與練習題2
第3章  組合邏輯電路
3.1  概述
3.2  組合邏輯電路的分析與設計
3.2.1  組合邏輯電路的分析
3.2.2  組合邏輯電路的設計
3.3  常用中規(guī)模集成組合邏輯電路
3.3.1  集成編碼器
3.3.2  集成譯碼器
3.3.3  數(shù)據選擇器和分配器
3.3.4  比較器
3.3.5  集成加法器
本章小結
思考題與練習題3
第4章  集成觸發(fā)器
4.1  概述
4.2  觸發(fā)器的基本形式
4.2.1  基本RS觸發(fā)器
4.2.2  同步RS觸發(fā)器
4.3  集成觸發(fā)器
4.3.1  主從RS觸發(fā)器
4.3.2  主從JK觸發(fā)器
4.3.3  邊沿D觸發(fā)器
4.4  觸發(fā)器的邏輯功能描述方法
4.4.1  RS觸發(fā)器
4.4.2  JK觸發(fā)器
4.4.3  D觸發(fā)器
4.4.4  T觸發(fā)器
4.4.5  T'觸發(fā)器
4.5  CMOS觸發(fā)器
4.5.1  CMOS主從D觸發(fā)器
4.5.2  CMOS主從JK觸發(fā)器
4.6  觸發(fā)器之間的邏輯轉換
4.6.1  JK觸發(fā)器轉換成D觸發(fā)器
4.6.2  JK觸發(fā)器轉換成T觸發(fā)器
4.6.3  D觸發(fā)器、JK觸發(fā)器轉換成T'觸發(fā)器
本章小結
思考題與練習題4
第5章  時序邏輯電路
5.1  概述
5.2  時序邏輯電路的分析
5.2.1  同步時序電路的分析
5.2.2  異步時序電路的分析
5.3  寄存器
5.3.1  數(shù)碼寄存器
5.3.2  移位寄存器
5.3.3  集成寄存器
5.4  計數(shù)器
5.4.1  計數(shù)器的分類
5.4.2  同步計數(shù)器
5.4.3  異步計數(shù)器
5.4.4  集成計數(shù)器及用集成計數(shù)器組成N進制計數(shù)器
5.4.5  移位計數(shù)器
5.5  節(jié)拍脈沖發(fā)生器
5.5.1  計數(shù)型節(jié)拍脈沖發(fā)生器
5.5.2  移位型節(jié)拍脈沖發(fā)生器
※5.6  時序邏輯電路的設計
5.6.1  同步時序電路的設計
5.6.2  異步時序電路的設計
本章小結
思考題與練習題5
第6章  脈沖的產生與整形
6.1  施密特觸發(fā)器
6.1.1  由門電路組成的施密特觸發(fā)器
6.1.2  集成施密特觸發(fā)器
6.1.3  施密特觸發(fā)器的應用
6.2  單穩(wěn)態(tài)觸發(fā)器
6.2.1  微分型單穩(wěn)態(tài)觸發(fā)器
6.2.2  積分型單穩(wěn)態(tài)觸發(fā)器
6.2.3  集成單穩(wěn)態(tài)觸發(fā)器
6.2.4  單穩(wěn)態(tài)觸發(fā)器的應用
6.3  多諧振蕩器
6.3.1  環(huán)形多諧振蕩器
6.3.2  由CMOS門組成的多諧振蕩器
6.3.3  石英晶體多諧振蕩器
6.4  555定時器及應用
6.4.1  555定時器電路的結構與功能
6.4.2  555定時器電路的應用
本章小結
思考題與練習題6
第7章  數(shù)/模和模/數(shù)轉換器
7.1  概述
7.2  數(shù)/模轉換器（DAC）
7.2.1  T型電阻網絡D/A轉換器
7.2.2  倒T型電阻網絡D/A轉換器
7.2.3  集成D/A轉換器及其主要技術參數(shù)
7.3  模/數(shù)轉換器（ADC）
7.3.1  A/D轉換器的基本原理
7.3.2  逐次逼近型A/D轉換器
7.3.3  雙積分型A/D轉換器
7.3.4  集成A/D轉換器及其主要技術參數(shù)
本章小結
思考題與習題
第8章  半導體存儲器
8.1  概述
8.2  只讀存儲器
8.2.1  固定只讀存儲器（ROM）
8.2.2  可編程只讀存儲器（PROM）
8.2.3  可擦出只讀存儲器（EPROM與E2PROM）
8.3  隨機存儲器（RAM）
8.3.1  RAM存儲單元與工作原理
8.3.3  RAM的工作原理
8.3.2  RAM的擴展
8.4  ROM應用
8.4.1  構成組合數(shù)字電路
8.4.2  構成序列脈沖發(fā)生電路
本章小結
思考題與練習題8
第9章  可編程邏輯器件
9.1  概述
9.2  可編程陣列邏輯（PAL）
9.2.1  PAL的基本電路結構
9.2.2  PAL的集中輸出電路結構
9.2.3  PAL的應用
9.3  通用陣列邏輯（GAL）
9.3.1  GAL的電路結構
9.3.2  輸出邏輯宏單元（OLMC）
9.3.3  GAL的輸入和輸出特性
9.4  現(xiàn)場可編程門陣列
9.4.1  現(xiàn)場可編程門陣列（CPLD）
9.4.2  現(xiàn)場可編程門陣列（FPGA）
9.5  VHDL語言
9.5.1  QuartusII 軟件安裝
9.5.2  QuartusII 軟件的應用舉例
本章小結
思考題與練習題9
附錄A  半導體集成電路型號命名方法（國家標準GB3430—1982）
附錄B  常用邏輯電路圖形符號對照表
附錄C  數(shù)字電子電路讀圖
參考文獻