目錄
第五版前言
第一章 計(jì)算機(jī)系統(tǒng)概論 1
1.1 計(jì)算機(jī)的分類 1
1.2 計(jì)算機(jī)的發(fā)展簡史 2
1.2.1 計(jì)算機(jī)的五代變化 2
1.2.2 半導(dǎo)體存儲器的發(fā)展 3
1.2.3 微處理器的發(fā)展 3
1.2.4 計(jì)算機(jī)的性能指標(biāo) 5
1.3 計(jì)算機(jī)的硬件 6
1.3.1 硬件組成要素 6
1.3.2 運(yùn)算器 7
1.3.3 存儲器 8
1.3.4 控制器 8
1.3.5 適配器與輸入輸出設(shè)備 11
1.4 計(jì)算機(jī)的軟件 11
1.4.1 軟件的組成與分類 11
1.4.2 軟件的發(fā)展演變 12
1.5 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu) 13
1.5.1 多級組成的計(jì)算機(jī)系統(tǒng) 13
1.5.2 軟件與硬件的邏輯等價性 14
本章小結(jié) 14
習(xí)題 15
第二章 運(yùn)算方法和運(yùn)算器 16
2.1 數(shù)據(jù)與文字的表示方法 16
2.1.1 數(shù)據(jù)格式 16
2.1.2 數(shù)的機(jī)器碼表示 19
2.1.3 字符與字符串的表示方法 23
2.1.4 漢字的表示方法 24
2.1.5 校驗(yàn)碼 25
2.2 定點(diǎn)加法、減法運(yùn)算 26
2.2.1 補(bǔ)碼加法 26
2.2.2 補(bǔ)碼減法 27
2.2.3 溢出概念與檢測方法 28
2.2.4 基本的二進(jìn)制加法/減法器 29
2.3 定點(diǎn)乘法運(yùn)算 31
2.3.1 原碼并行乘法 31
2.3.2 直接補(bǔ)碼并行乘法 36
2.4 定點(diǎn)除法運(yùn)算 38
2.4.1 原碼除法算法原理 38
2.4.2 并行除法器 40
2.5 定點(diǎn)運(yùn)算器的組成 43
2.5.1 邏輯運(yùn)算 43
2.5.2 多功能算術(shù)/邏輯運(yùn)算單元(ALU) 45
2.5.3 內(nèi)部總線 49
2.5.4 定點(diǎn)運(yùn)算器的基本結(jié)構(gòu) 49
2.6 浮點(diǎn)運(yùn)算方法和浮點(diǎn)運(yùn)算器 51
2.6.1 浮點(diǎn)加法、減法運(yùn)算 51
2.6.2 浮點(diǎn)乘法、除法運(yùn)算 54
2.6.3 浮點(diǎn)運(yùn)算流水線 55
2.6.4 浮點(diǎn)運(yùn)算器實(shí)例 58
本章小結(jié) 60
習(xí)題 60
第三章 多層次的存儲器 62
3.1 存儲器概述 62
3.1.1 存儲器的分類 62
3.1.2 存儲器的分級 63
3.1.3 主存儲器的技術(shù)指標(biāo) 63
3.2 SRAM存儲器 64
3.2.1 基本的靜態(tài)存儲元陣列 64
3.2.2 基本的SRAM邏輯結(jié)構(gòu) 65
3.2.3 讀/寫周期波形圖 66
3.3 DRAM存儲器 67
3.3.1 DRAM存儲元的記憶原理 67
3.3.2 DRAM芯片的邏輯結(jié)構(gòu) 68
3.3.3 讀/寫周期、刷新周期 69
3.3.4 存儲器容量的擴(kuò)充 70
3.3.5 高級的DRAM結(jié)構(gòu) 71
3.3.6 DRAM主存讀/寫的正確性校驗(yàn) 75
3.4 只讀存儲器和閃速存儲器 76
3.4.1 只讀存儲器ROM 76
3.4.2 FLASH存儲器 80
3.5 并行存儲器 82
3.5.1 雙端口存儲器 82
3.5.2 多模塊交叉存儲器 85
3.6 cache存儲器 88
3.6.1 cache基本原理 88
3.6.2 主存與cache的地址映射 90
3.6.3 替換策略 95
3.6.4 cache的寫操作策略 95
3.6.5 Pentium 4的cache組織 96
3.7 虛擬存儲器 97
3.7.1 虛擬存儲器的基本概念 97
3.7.2 頁式虛擬存儲器 99
3.7.3 段式虛擬存儲器和段頁式虛擬存儲器 101
3.7.4 虛存的替換算法 104
3.8 奔騰系列機(jī)的虛存組織 104
3.8.1 存儲器模型 104
3.8.2 虛地址模式 105
3.8.3 分頁模式下的地址轉(zhuǎn)換 106
3.9 存儲保護(hù) 107
3.9.1 存儲區(qū)域保護(hù) 107
3.9.2 訪問方式保護(hù) 109
本章小結(jié) 109
習(xí)題 110
第四章 指令系統(tǒng) 113
4.1 指令系統(tǒng)的發(fā)展與性能要求 113
4.1.1 指令系統(tǒng)的發(fā)展 113
4.1.2 對指令系統(tǒng)性能的要求 113
4.1.3 低級語言與硬件結(jié)構(gòu)的關(guān)系 114
4.2 指令格式 115
4.2.1 操作碼 115
4.2.2 地址碼 116
4.2.3 指令字長度 117
4.2.4 指令助記符 117
4.2.5 指令格式舉例 118
4.3 操作數(shù)類型 120
4.3.1 一般的數(shù)據(jù)類型 120
4.3.2 Pentium數(shù)據(jù)類型 120
4.3.3 Power PC數(shù)據(jù)類型 120
4.4 指令和數(shù)據(jù)的尋址方式 121
4.4.1 指令的尋址方式 121
4.4.2 操作數(shù)基本尋址方式 122
4.4.3 尋址方式舉例 125
4.5 典型指令 129
4.5.1 指令的分類 129
4.5.2 基本指令系統(tǒng)的操作 130
4.5.3 精簡指令系統(tǒng) 130
4.6 ARM匯編語言 133
本章小結(jié) 134
習(xí)題 134
第五章 中央處理機(jī) 137
5.1 CPU的功能和組成 137
5.1.1 CPU的功能 137
5.1.2 CPU的基本組成 137
5.1.3 CPU中的主要寄存器 138
5.1.4 操作控制器與時序產(chǎn)生器 139
5.2 指令周期 140
5.2.1 指令周期的基本概念 140
5.2.2 MOV指令的指令周期 141
5.2.3 LAD指令的指令周期 143
5.2.4 ADD指令的指令周期 145
5.2.5 STO指令的指令周期 145
5.2.6 JMP指令的指令周期 147
5.2.7 用方框圖語言表示指令周期 147
5.3 時序產(chǎn)生器和控制方式 150
5.3.1 時序信號的作用和體制 150
5.3.2 時序信號產(chǎn)生器 151
5.3.3 控制方式 153
5.4 微程序控制器 153
5.4.1 微程序控制原理 153
5.4.2 微程序設(shè)計(jì)技術(shù) 160
5.5 硬連線控制器 163
5.6 傳統(tǒng)CPU 166
5.6.1 Intel 8088 CPU 166
5.6.2 IBM 370系列CPU 167
5.7 流水CPU 168
5.7.1 并行處理技術(shù) 168
5.7.2 流水CPU的結(jié)構(gòu) 169
5.7.3 流水線中的主要問題 171
5.7.4 奔騰CPU 173
5.8 RISC CPU 177
5.8.1 RISC機(jī)器的特點(diǎn) 177
5.8.2 RISC CPU實(shí)例 178
本章小結(jié) 182
習(xí)題 183
第六章 總線系統(tǒng) 185
6.1 總線的概念和結(jié)構(gòu)形態(tài) 185
6.1.1 總線的基本概念 185
6.1.2 總線的連接方式 186
6.1.3 總線的內(nèi)部結(jié)構(gòu) 188
6.1.4 總線結(jié)構(gòu)實(shí)例 189
6.2 總線接口 190
6.2.1 信息傳送方式 190
6.2.2 總線接口的基本概念 192
6.3 總線的仲裁 194
6.3.1 集中式仲裁 194
6.3.2 分布式仲裁 196
6.4 總線的定時和數(shù)據(jù)傳送模式 196
6.4.1 總線的定時 196
6.4.2 總線數(shù)據(jù)傳送模式 199
6.5 HOST總線和PCI總線 199
6.5.1 多總線結(jié)構(gòu) 199
6.5.2 PCI總線信號 201
6.5.3 總線周期類型 202
6.5.4 總線周期操作 203
6.5.5 總線仲裁 204
6.6 InfiniBand標(biāo)準(zhǔn) 204
6.6.1 InfiniBand的體系結(jié)構(gòu) 204
6.6.2 InfiniBand的通信協(xié)議 205
本章小結(jié) 207
習(xí)題 207
第七章 外圍設(shè)備 209
7.1 外圍設(shè)備概述 209
7.1.1 外圍設(shè)備的一般功能 209
7.1.2 外圍設(shè)備的分類 209
7.2 磁盤存儲設(shè)備 210
7.2.1 磁記錄原理 210
7.2.2 磁盤的組成和分類 212
7.2.3 磁盤驅(qū)動器和控制器 213
7.2.4 磁盤上信息的分布 215
7.2.5 磁盤存儲器的技術(shù)指標(biāo) 216
7.3 磁盤存儲設(shè)備的技術(shù)發(fā)展 217
7.3.1 磁盤cache 217
7.3.2 磁盤陣列RAID 218
7.3.3 可移動存儲設(shè)備 219
7.4 磁帶存儲設(shè)備 219
7.5 光盤和磁光盤存儲設(shè)備 220
7.5.1 光盤存儲設(shè)備 220
7.5.2 磁光盤存儲設(shè)備 222
7.6 顯示設(shè)備 223
7.6.1 顯示設(shè)備的分類與有關(guān)概念 223
7.6.2 字符/圖形顯示器 224
7.6.3 圖像顯示設(shè)備 226
7.6.4 VESA顯示標(biāo)準(zhǔn) 227
7.7 輸入設(shè)備和打印設(shè)備 229
7.7.1 輸入設(shè)備 229
7.7.2 打印設(shè)備 230
本章小結(jié) 232
習(xí)題 232
第八章 輸入輸出系統(tǒng) 234
8.1 外圍設(shè)備的速度分級與信息交換方式 234
8.1.1 外圍設(shè)備的速度分級 234
8.1.2 信息交換方式 235
8.2 程序查詢方式 237
8.3 程序中斷方式 240
8.3.1 中斷的基本概念 240
8.3.2 程序中斷方式的基本I/O接口 241
8.3.3 單級中斷 243
8.3.4 多級中斷 244
8.3.5 中斷控制器 247
8.3.6 Pentium中斷機(jī)制 248
8.4 DMA方式 250
8.4.1 DMA的基本概念 250
8.4.2 DMA傳送方式 251
8.4.3 基本的DMA控制器 253
8.4.4 選擇型和多路型DMA控制器 255
8.5 通道方式 258
8.5.1 通道的功能 258
8.5.2 通道的類型 259
8.5.3 通道結(jié)構(gòu)的發(fā)展 260
8.6 通用I/O標(biāo)準(zhǔn)接口 261
8.6.1 并行I/O標(biāo)準(zhǔn)接口SCSI 261
8.6.2 串行I/O標(biāo)準(zhǔn)接口IEEE 1394 262
本章小結(jié) 264
習(xí)題 265
第九章 并行體系結(jié)構(gòu) 267
9.1 體系結(jié)構(gòu)中的并行性 267
9.1.1 并行性的概念 267
9.1.2 提高并行性的技術(shù)途徑 268
9.1.3 單處理機(jī)系統(tǒng)中并行性的發(fā)展 268
9.1.4 多處理機(jī)系統(tǒng)中并行性的發(fā)展 268
9.1.5 并行處理機(jī)的體系結(jié)構(gòu)類型 270
9.2 超長指令字處理機(jī) 271
9.2.1 VLIW處理機(jī)的特點(diǎn) 271
9.2.2 VLIW處理機(jī)的結(jié)構(gòu)模型 272
9.2.3 典型處理機(jī)結(jié)構(gòu) 273
9.3 多線程與超線程處理機(jī) 275
9.3.1 指令級并行與線程級并行 275
9.3.2 同時多線程結(jié)構(gòu) 277
9.3.3 超線程處理機(jī)結(jié)構(gòu) 277
9.4 向量處理機(jī) 279
9.4.1 向量處理的基本概念 279
9.4.2 向量處理機(jī)的結(jié)構(gòu) 281
9.4.3 并行向量處理機(jī) 285
9.5 多處理機(jī) 287
9.5.1 多處理機(jī)系統(tǒng)的分類 287
9.5.2 SMP的基本概念 288
9.5.3 SMP的結(jié)構(gòu)和實(shí)例 288
9.5.4 多處理機(jī)操作系統(tǒng) 291
9.5.5 多處理機(jī)的cache一致性 292
9.6 機(jī)群系統(tǒng) 293
9.6.1 機(jī)群系統(tǒng)的定義和特點(diǎn) 293
9.6.2 機(jī)群系統(tǒng)的體系結(jié)構(gòu) 294
9.6.3 IBM SP2系統(tǒng) 296
9.6.4 超級刀片系統(tǒng) 297
本章小結(jié) 300
習(xí)題 301
附錄A 《計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)》（第五版·立體化教材）配套教材與教學(xué)設(shè)備 303
附錄B 2014年計(jì)算機(jī)組成原理研究生入學(xué)統(tǒng)考大綱 304
參考文獻(xiàn) 306