前言
教學(xué)建議
第1章　微型計(jì)算機(jī)系統(tǒng)概述
　1.1　微型計(jì)算機(jī)的發(fā)展
　　1.1.1　通用微處理器
　　1.1.2　專(zhuān)用微處理器
　　1.1.3　摩爾定律
　1.2　Intel 80x86系列處理器
　　1.2.1　16位80x86處理器
　　1.2.2　IA-32處理器
　　1.2.3　Intel 64處理器
　1.3　微型計(jì)算機(jī)的系統(tǒng)組成
　　1.3.1　馮·諾伊曼計(jì)算機(jī)結(jié)構(gòu)
　　1.3.2　微型計(jì)算機(jī)的硬件系統(tǒng)
　　1.3.3　PC微機(jī)結(jié)構(gòu) 前言
教學(xué)建議
第1章　微型計(jì)算機(jī)系統(tǒng)概述
　1.1　微型計(jì)算機(jī)的發(fā)展
　　1.1.1　通用微處理器
　　1.1.2　專(zhuān)用微處理器
　　1.1.3　摩爾定律
　1.2　Intel 80x86系列處理器
　　1.2.1　16位80x86處理器
　　1.2.2　IA-32處理器
　　1.2.3　Intel 64處理器
　1.3　微型計(jì)算機(jī)的系統(tǒng)組成
　　1.3.1　馮·諾伊曼計(jì)算機(jī)結(jié)構(gòu)
　　1.3.2　微型計(jì)算機(jī)的硬件系統(tǒng)
　　1.3.3　PC微機(jī)結(jié)構(gòu)
　　1.3.4　計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
　　1.3.5　微型計(jì)算機(jī)的軟件系統(tǒng)
　第1章總結(jié)
　第1章習(xí)題
第2章　處理器結(jié)構(gòu)
　2.1　處理器的功能結(jié)構(gòu)
　　2.1.1　處理器的基本結(jié)構(gòu)
　　2.1.2　8086的功能結(jié)構(gòu)
　　2.1.3　80386的功能結(jié)構(gòu)
　　2.1.4　Pentium的功能結(jié)構(gòu)
　2.2　寄存器
　　2.2.1　通用寄存器
　　2.2.2　標(biāo)志寄存器
　　2.2.3　專(zhuān)用寄存器
　2.3　存儲(chǔ)器組織
　　2.3.1　存儲(chǔ)模型
　　2.3.2　工作方式
　　2.3.3　邏輯地址
　2.4　匯編語(yǔ)言基礎(chǔ)
　　2.4.1　指令代碼格式
　　2.4.2　語(yǔ)句格式
　　2.4.3　源程序框架
　　2.4.4　開(kāi)發(fā)過(guò)程
　2.5　數(shù)據(jù)尋址方式
　　2.5.1　立即數(shù)尋址方式
　　2.5.2　寄存器尋址方式
　　2.5.3　存儲(chǔ)器尋址方式
　　2.5.4　各種數(shù)據(jù)尋址方式總結(jié)
　第2章總結(jié)
　第2章習(xí)題
第3章　數(shù)據(jù)處理
　3.1　數(shù)據(jù)表示
　　3.1.1　數(shù)制
　　3.1.2　數(shù)值的編碼
　　3.1.3　字符的編碼
　3.2　常量表達(dá)
　3.3　變量應(yīng)用
　　3.3.1　變量定義
　　3.3.2　變量屬性
　3.4　數(shù)據(jù)傳送類(lèi)指令
　　3.4.1　通用數(shù)據(jù)傳送指令
　　3.4.2　堆棧操作指令
　　3.4.3　其他傳送指令
　3.5　算術(shù)運(yùn)算類(lèi)指令
　　3.5.1　狀態(tài)標(biāo)志
　　3.5.2　加法指令
　　3.5.3　減法指令
　　3.5.4　乘除法等指令
　3.6　位操作類(lèi)指令
　　3.6.1　邏輯運(yùn)算指令
　　3.6.2　移位指令
　3.7　串操作類(lèi)指令
　　3.7.1　串傳送指令
　　3.7.2　串檢測(cè)指令
　3.8　IA-32指令系統(tǒng)
　第3章總結(jié)
　第3章習(xí)題
第4章　匯編語(yǔ)言程序設(shè)計(jì)
　4.1　分支程序結(jié)構(gòu)
　　4.1.1　無(wú)條件轉(zhuǎn)移指令
　　4.1.2　條件轉(zhuǎn)移指令
　　4.1.3　單分支程序結(jié)構(gòu)
　　4.1.4　雙分支程序結(jié)構(gòu)
　4.2　循環(huán)程序結(jié)構(gòu)
　　4.2.1　循環(huán)指令
　　4.2.2　計(jì)數(shù)控制循環(huán)
　　4.2.3　條件控制循環(huán)
　4.3　子程序結(jié)構(gòu)
　　4.3.1　子程序指令
　　4.3.2　子程序設(shè)計(jì)
　　4.3.3　參數(shù)傳遞
　　4.3.4　程序模塊
　4.4　Windows應(yīng)用程序編程
　　4.4.1　操作系統(tǒng)函數(shù)調(diào)用
　　4.4.2　控制臺(tái)應(yīng)用程序
　　4.4.3　圖形窗口應(yīng)用程序
　4.5　與C++語(yǔ)言混合編程
　　4.5.1　嵌入?yún)R編
　　4.5.2　模塊連接
　第4章總結(jié)
　第4章習(xí)題
第5章　微機(jī)總線(xiàn)
　5.1　總線(xiàn)技術(shù)
　　5.1.1　總線(xiàn)類(lèi)型
　　5.1.2　總線(xiàn)的數(shù)據(jù)傳輸
　　5.1.3　總線(xiàn)信號(hào)和總線(xiàn)時(shí)序
　5.2　8086的引腳信號(hào)
　　5.2.1　地址/數(shù)據(jù)信號(hào)
　　5.2.2　讀寫(xiě)控制信號(hào)
　　5.2.3　其他控制信號(hào)
　5.3　8086的總線(xiàn)時(shí)序
　　5.3.1　寫(xiě)總線(xiàn)周期
　　5.3.2　讀總線(xiàn)周期
　5.4　Pentium處理器的引腳和時(shí)序
　　5.4.1　引腳定義
　　5.4.2　總線(xiàn)周期
　5.5　微機(jī)系統(tǒng)總線(xiàn)
　　5.5.1　PC總線(xiàn)的發(fā)展
　　5.5.2　ISA總線(xiàn)
　　5.5.3　PCI總線(xiàn)
　　5.5.4　USB總線(xiàn)
　第5章總結(jié)
　第5章習(xí)題
第6章　存儲(chǔ)系統(tǒng)
　6.1　存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)
　　6.1.1　技術(shù)指標(biāo)
　　6.1.2　層次結(jié)構(gòu)
　　6.1.3　局部性原理
　6.2　主存儲(chǔ)器
　　6.2.1　讀寫(xiě)存儲(chǔ)器
　　6.2.2　只讀存儲(chǔ)器
　　6.2.3　存儲(chǔ)器地址譯碼
　　6.2.4　主存空間分配
　6.3　高速緩沖存儲(chǔ)器
　　6.3.1　工作原理
　　6.3.2　地址映射
　　6.3.3　替換算法
　　6.3.4　寫(xiě)入策略
　　6.3.5　80486的L1 Cache
　　6.3.6　Pentium的L1 Cache
　6.4　存儲(chǔ)管理
　　6.4.1　段式存儲(chǔ)管理
　　6.4.2　頁(yè)式存儲(chǔ)管理
　第6章總結(jié)
　第6章習(xí)題
第7章　輸入輸出接口
　7.1　I/O接口概述
　　7.1.1　I/O接口的典型結(jié)構(gòu)
　　7.1.2　I/O端口的編址
　　7.1.3　輸入輸出指令
　　7.1.4　16位DOS應(yīng)用程序
　7.2　無(wú)條件傳送和查詢(xún)傳送
　　7.2.1　無(wú)條件傳送
　　7.2.2　查詢(xún)傳送
　7.3　中斷控制系統(tǒng)
　　7.3.1　中斷傳送
　　7.3.2　IA-32中斷系統(tǒng)
　　7.3.3　內(nèi)部中斷服務(wù)程序
　　7.3.4　中斷控制器
　　7.3.5　外部中斷服務(wù)程序
　　7.3.6　駐留中斷服務(wù)程序
　7.4　DMA傳送
　　7.4.1　DMA傳送過(guò)程
　　7.4.2　DMA控制器
　第7章總結(jié)
　第7章習(xí)題
第8章　常用接口技術(shù)
　8.1　定時(shí)控制接口
　　8.1.1　8253/8254定時(shí)器
　　8.1.2　定時(shí)器的應(yīng)用
　8.2　并行接口
　　8.2.1　并行接口電路8255
　　8.2.2　并行接口的應(yīng)用
　　8.2.3　鍵盤(pán)及其接口
　　8.2.4　數(shù)碼管及其接口
　8.3　異步串行通信接口
　　8.3.1　異步串行通信格式
　　8.3.2　異步串行接口標(biāo)準(zhǔn)
　　8.3.3　異步串行通信程序
　8.4　模擬接口
　　8.4.1　模擬輸入輸出系統(tǒng)
　　8.4.2　D/A轉(zhuǎn)換器
　　8.4.3　A/D轉(zhuǎn)換器
　第8章總結(jié)
　第8章習(xí)題
第9章　處理器性能提高技術(shù)
　9.1　精簡(jiǎn)指令集計(jì)算機(jī)技術(shù)
　　9.1.1　復(fù)雜指令集和精簡(jiǎn)指令集
　　9.1.2　RISC技術(shù)的主要特點(diǎn)
　9.2　指令流水線(xiàn)技術(shù)
　　9.2.1　指令流水線(xiàn)思想
　　9.2.2　80486的指令流水線(xiàn)
　9.3　浮點(diǎn)數(shù)據(jù)處理單元
　9.4　并行處理技術(shù)
　　9.4.1　并行性概念
　　9.4.2　數(shù)據(jù)級(jí)并行
　　9.4.3　指令級(jí)并行
　　9.4.4　線(xiàn)程級(jí)并行
　第9章總結(jié)
　第9章習(xí)題
附錄　輸入輸出子程序庫(kù)
參考文獻(xiàn)