項(xiàng)目1　數(shù)字電路的基礎(chǔ)知識(shí)　
　1.1　數(shù)字電路概述　
　　1.1.1　模擬信號(hào)和數(shù)字信號(hào)　
　　1.1.2　數(shù)字電路的特點(diǎn)和分類　
　1.2　數(shù)制與碼制　
　　1.2.1　常見的數(shù)制　
　　1.2.2　數(shù)制的相互轉(zhuǎn)換　
　　1.2.3　碼制　
　1.3　邏輯代數(shù)基礎(chǔ)　
　　1.3.1　基本邏輯關(guān)系　
　　1.3.2　常用邏輯關(guān)系　
　　1.3.3　邏輯函數(shù)及其表示方法　
　1.4　邏輯代數(shù)的基本定律和規(guī)則　
　　1.4.1　邏輯代數(shù)的基本公式　
　　1.4.2　邏輯代數(shù)的常用公式　 項(xiàng)目1　數(shù)字電路的基礎(chǔ)知識(shí)　
　1.1　數(shù)字電路概述　
　　1.1.1　模擬信號(hào)和數(shù)字信號(hào)　
　　1.1.2　數(shù)字電路的特點(diǎn)和分類　
　1.2　數(shù)制與碼制　
　　1.2.1　常見的數(shù)制　
　　1.2.2　數(shù)制的相互轉(zhuǎn)換　
　　1.2.3　碼制　
　1.3　邏輯代數(shù)基礎(chǔ)　
　　1.3.1　基本邏輯關(guān)系　
　　1.3.2　常用邏輯關(guān)系　
　　1.3.3　邏輯函數(shù)及其表示方法　
　1.4　邏輯代數(shù)的基本定律和規(guī)則　
　　1.4.1　邏輯代數(shù)的基本公式　
　　1.4.2　邏輯代數(shù)的常用公式　
　　1.4.3　邏輯代數(shù)的基本規(guī)則　
　1.5　邏輯函數(shù)的代數(shù)化簡法　
　　1.5.1　邏輯函數(shù)式的常見形式　
　　1.5.2　邏輯函數(shù)的代數(shù)化簡法　
　1.6　邏輯函數(shù)的卡諾圖化簡法　
　　1.6.1　邏輯函數(shù)的最小項(xiàng)　
　　1.6.2　用卡諾圖表示邏輯函數(shù)　
　　1.6.3　用卡諾圖化簡邏輯函數(shù)　
　　1.6.4　具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡　
　項(xiàng)目小結(jié)　
　習(xí)題一　
項(xiàng)目2　邏輯門電路的功能——搶答器開關(guān)電路的設(shè)計(jì)　
　2.1　集成邏輯門概述　
　2.2　基本邏輯門電路　
　　2.2.1　二極管“與”門　
　　2.2.2　二極管“或”門　
　　2.2.3　三極管“非”門　
　2.3　TTL門電路　
　　2.3.1　TTL“與非”門的結(jié)構(gòu)　
　　2.3.2　TTL“與非”門的特性　
　　2.3.3　TTL“與非”門產(chǎn)品介紹　
　　2.3.4　TTL“與非”門的帶負(fù)載能力　
　　2.3.5　其他功能的TTL門電路　
　　2.3.6　TTL集成門的使用注意事項(xiàng)　
　2.4　CMOS門電路　
　　2.4.1　常用的CMOS門電路　
　　2.4.2　CMOS門電路型號(hào)及其命名法　
　　2.4.3　CMOS集成電路的使用注意事項(xiàng)　
　2.5　TTL與CMOS接口電路　
　2.6　搶答器開關(guān)電路的設(shè)計(jì)　
　項(xiàng)目小結(jié)　
　習(xí)題二　
項(xiàng)目3　組合邏輯電路——搶答器編譯碼顯示電路的設(shè)計(jì)　
　3.1　組合邏輯電路的分析和設(shè)計(jì)　
　　3.1.1　組合邏輯電路的分析　
　　3.1.2　組合邏輯電路的設(shè)計(jì)　
　3.2　常用的組合邏輯電路　
　　3.2.1　編碼器　
　　3.2.2　譯碼器　
　　3.2.3　數(shù)據(jù)選擇器　
　　3.2.4　數(shù)據(jù)分配器　
　　3.2.5　加法器　
　　3.2.6　數(shù)值比較器　
　　3.2.7　組合邏輯電路的競爭-冒險(xiǎn)現(xiàn)象　
　3.3　搶答器編譯碼顯示電路的設(shè)計(jì)　
　項(xiàng)目小結(jié)　
　習(xí)題三　
項(xiàng)目4　觸發(fā)器的功能——搶答器鎖存電路的設(shè)計(jì)　
　4.1　觸發(fā)器概述　
　4.2　基本RS觸發(fā)器　
　　4.2.1　由“與非”門組成的基本RS觸發(fā)器　
　　4.2.2　由“或非”門組成的基本RS觸發(fā)器　
　4.3　同步RS觸發(fā)器　
　4.4　主從觸發(fā)器　
　　4.4.1　主從RS觸發(fā)器　
　　4.4.2　主從JK觸發(fā)器　
　4.5　邊沿觸發(fā)器　
　　4.5.1　負(fù)邊沿JK觸發(fā)器　
　　4.5.2　維持阻塞D觸發(fā)器　
　4.6　觸發(fā)器的相互轉(zhuǎn)換　
　4.7　觸發(fā)器的應(yīng)用　
　4.8　搶答器鎖存電路的設(shè)計(jì)　
　項(xiàng)目小結(jié)　
　習(xí)題四　
項(xiàng)目5　時(shí)序邏輯電路——搶答器計(jì)時(shí)電路的設(shè)計(jì)　
　5.1　時(shí)序邏輯電路概述　
　5.2　時(shí)序邏輯電路的分析　
　　5.2.1　時(shí)序邏輯電路的分析　
　　5.2.2　同步時(shí)序邏輯電路的分析舉例　
　　5.2.3　異步時(shí)序邏輯電路的分析舉例　
　5.3　計(jì)數(shù)器　
　　5.3.1　二進(jìn)制計(jì)數(shù)器　
　　5.3.2　十進(jìn)制計(jì)數(shù)器　
　　5.3.3　集成計(jì)數(shù)器　
　　5.3.4　集成計(jì)數(shù)器的應(yīng)用　
　5.4　寄存器　
　　5.4.1　數(shù)碼寄存器　
　　5.4.2　移位寄存器　
　　5.4.3　集成移位寄存器74194　
　　5.4.4　移位寄存器構(gòu)成的計(jì)數(shù)器　
　5.5　搶答器計(jì)時(shí)電路的設(shè)計(jì)　
　項(xiàng)目小結(jié)　
　習(xí)題五　
項(xiàng)目6　555定時(shí)器的應(yīng)用——搶答器脈沖電路的設(shè)計(jì)　
　6.1　555定時(shí)器概述　
　6.2　555定時(shí)器的結(jié)構(gòu)及工作原理　
　　6.2.1　555定時(shí)器內(nèi)部結(jié)構(gòu)　
　　6.2.2　555定時(shí)器的工作原理　
　　6.2.3　555定時(shí)器的功能　
　6.3　555定時(shí)器的應(yīng)用　
　　6.3.1　由555定時(shí)器構(gòu)成的施密特觸發(fā)器　
　　6.3.2　由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器　
　　6.3.3　由555定時(shí)器構(gòu)成的多諧振蕩器　
　　6.3.4　555定時(shí)器的其他應(yīng)用電路　
　6.4　搶答器脈沖電路的設(shè)計(jì)　
　項(xiàng)目小結(jié)　
　習(xí)題六　
項(xiàng)目7　課程設(shè)計(jì)——智能搶答器的設(shè)計(jì)與制作　
　7.1　課程設(shè)計(jì)的目的　
　7.2　課程設(shè)計(jì)的基本要求　
　7.3　課程設(shè)計(jì)的具體步驟　
　　7.3.1　總體方案選擇　
　　7.3.2　單元電路的設(shè)計(jì)　
　　7.3.3　電路的安裝與調(diào)試　
　　7.3.4　衡量設(shè)計(jì)的標(biāo)準(zhǔn)　
　7.4　智能搶答器的設(shè)計(jì)與制作　
　　7.4.1　簡述　
　　7.4.2　設(shè)計(jì)任務(wù)和要求　
　　7.4.3　設(shè)計(jì)方案提示　
參考文獻(xiàn)