第1章數(shù)字邏輯電路基礎(chǔ)知識(shí)
1.1數(shù)字電路的特點(diǎn)
1.2數(shù)制
1.2.1十進(jìn)制
1.2.2二進(jìn)制
1.2.3十六進(jìn)制
1.2.4不同進(jìn)制數(shù)的表示符號(hào)
1.3不同進(jìn)制數(shù)之間的轉(zhuǎn)換
1.3.1二、十六進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)
1.3.2二進(jìn)制與十六進(jìn)制數(shù)之間的轉(zhuǎn)換
1.3.3十進(jìn)制數(shù)轉(zhuǎn)換成二、十六進(jìn)制數(shù)
1.4二進(jìn)制代碼
1.4.1自然二進(jìn)制代碼
1.4.2二�彩�進(jìn)制代碼
1.4.3ASCII碼
1.5基本邏輯運(yùn)算
1.5.1與邏輯運(yùn)算
1.5.2或邏輯運(yùn)算
1.5.3非邏輯運(yùn)算
1.6小結(jié)
習(xí)題


第2章邏輯門電路
2.1開關(guān)元件的開關(guān)特性
2.1.1二極管的開關(guān)特性
2.1.2晶體管的開關(guān)特性
2.2基本邏輯門電路
2.2.1與門電路
2.2.2或門電路
2.2.3非門電路
2.2.4復(fù)合邏輯門
2.2.5正邏輯和負(fù)邏輯
2.3TTL數(shù)字集成邏輯門電路
2.3.1基本TTL與非門工作原理
2.3.2TTL與非門的主要外部特性參數(shù)
2.3.3TTL集電極開路門
2.3.4三態(tài)門
2.3.5TTL常用集成電路芯片
2.4ECL邏輯門電路
2.4.1電路的基本結(jié)構(gòu)
2.4.2ECL門的工作特點(diǎn)
2.5MOS邏輯門電路
2.5.1MOS場(chǎng)效應(yīng)管及其開關(guān)特性
2.5.2CMOS邏輯電路
2.5.3CMOS集成電路的主要特點(diǎn)
2.6數(shù)字集成電路使用中應(yīng)注意的問題
2.6.1電源
2.6.2輸出端的連接
2.6.3不用輸入端的處理
2.6.4CMOS電路的儲(chǔ)電防護(hù)
2.6.5CMOS電路與TTL電路的電平匹配
2.6.6負(fù)載能力的匹配
2.7小結(jié)
習(xí)題


第3章邏輯代數(shù)與邏輯函數(shù)
3.1邏輯代數(shù)的基本運(yùn)算
3.1.1基本運(yùn)算公式
3.1.2基本運(yùn)算定律
3.1.3基本運(yùn)算規(guī)則
3.2邏輯函數(shù)的變換和化簡(jiǎn)
3.2.1邏輯函數(shù)變換和化簡(jiǎn)的意義
3.2.2邏輯函數(shù)的代數(shù)法變換
3.2.3邏輯函數(shù)的代數(shù)法化簡(jiǎn)
3.3邏輯函數(shù)的卡諾圖法化簡(jiǎn)與變換
3.3.1最小項(xiàng)
3.3.2邏輯函數(shù)的最小項(xiàng)表達(dá)式
3.3.3卡諾圖
3.3.4邏輯函數(shù)的卡諾圖表示
3.3.5邏輯函數(shù)的卡諾圖化簡(jiǎn)
3.3.6邏輯函數(shù)的卡諾圖變換
3.4邏輯函數(shù)門電路的實(shí)現(xiàn)
3.5各種邏輯函數(shù)表示方法的特點(diǎn)及轉(zhuǎn)換
3.6小結(jié)
習(xí)題


第4章組合邏輯電路
4.1組合邏輯電路的分析與設(shè)計(jì)
4.1.1組合邏輯電路的分析
4.1.2組合邏輯電路的設(shè)計(jì)
4.2組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)
4.2.1競(jìng)爭(zhēng)現(xiàn)象
4.2.2冒險(xiǎn)現(xiàn)象
4.2.3競(jìng)爭(zhēng)冒險(xiǎn)的檢查方法
4.2.4競(jìng)爭(zhēng)冒險(xiǎn)的消除方法
4.3編碼器
4.3.1編碼器的工作原理
4.3.2中規(guī)模集成通用編碼器
4.4譯碼器
4.4.1唯一地址譯碼器
4.4.2數(shù)字顯示器
4.5數(shù)據(jù)分配器與數(shù)據(jù)選擇器
4.5.1數(shù)據(jù)分配器
4.5.2數(shù)據(jù)選擇器
4.6加法器與算術(shù)邏輯單元
4.6.1半加器
4.6.2全加器
4.6.3多位加法器
4.7數(shù)值比較器
4.7.1比較器的構(gòu)成原理
4.7.2集成數(shù)值比較器
4.8小結(jié)
習(xí)題


第5章觸發(fā)器
5.1RS觸發(fā)器
5.1.1基本RS觸發(fā)器
5.1.2同步RS觸發(fā)器
5.1.3主從RS觸發(fā)器
5.1.4集成RS觸發(fā)器
5.2JK觸發(fā)器
5.2.1主從JK觸發(fā)器
5.2.2邊沿JK觸發(fā)器
5.2.3集成JK觸發(fā)器
5.3邊沿D觸發(fā)器與T觸發(fā)器
5.3.1邊沿D觸發(fā)器
5.3.2邊沿T觸發(fā)器
5.4觸發(fā)器的建立時(shí)間和保持時(shí)間
5.5觸發(fā)器的功能轉(zhuǎn)換
5.6小結(jié)
習(xí)題


第6章時(shí)序邏輯電路
6.1時(shí)序邏輯電路的基本概念
6.1.1時(shí)序邏輯電路的基本結(jié)構(gòu)及特點(diǎn)
6.1.2時(shí)序邏輯電路的分類
6.1.3時(shí)序邏輯電路功能的描述方法
6.2時(shí)序邏輯電路的分析
6.2.1分析時(shí)序邏輯電路的一般步驟
6.2.2同步時(shí)序邏輯電路的分析舉例
6.2.3異步時(shí)序邏輯電路的分析舉例
6.3同步時(shí)序電路的設(shè)計(jì)方法
6.3.1同步時(shí)序邏輯電路設(shè)計(jì)的一般步驟
6.3.2同步時(shí)序邏輯電路設(shè)計(jì)舉例
6.4計(jì)數(shù)器
6.4.1小規(guī)模集成電路計(jì)數(shù)器
6.4.2中規(guī)模集成計(jì)數(shù)器
6.5寄存器
6.5.1數(shù)據(jù)寄存器
6.5.2移位寄存器
6.5.3移位寄存器型計(jì)數(shù)器
6.5.4多功能寄存器
6.6算法狀態(tài)機(jī)
6.6.1ASM圖
6.6.2設(shè)計(jì)舉例
6.7小結(jié)
習(xí)題


第7章半導(dǎo)體存儲(chǔ)器和可編程邏輯器件
7.1半導(dǎo)體存儲(chǔ)器概述
7.1.1半導(dǎo)體存儲(chǔ)器的分類
7.1.2半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu)
7.1.3半導(dǎo)體存儲(chǔ)器的技術(shù)指標(biāo)
7.2隨機(jī)存取存儲(chǔ)器
7.2.1RAM存儲(chǔ)單元
7.2.2集成RAM簡(jiǎn)介
7.2.3RAM存儲(chǔ)容量的擴(kuò)展
7.3只讀存儲(chǔ)器
7.3.1存儲(chǔ)數(shù)據(jù)的基本原理
7.3.2讀數(shù)原理
7.4可編程邏輯器件
7.4.1PLD電路表示法
7.4.2可編程陣列邏輯器件
7.4.3可編程通用陣列邏輯器件
7.4.4可編程邏輯陣列
7.5小結(jié)
習(xí)題


第8章脈沖波形的產(chǎn)生與變換
8.1概述
8.1.1脈沖波形的產(chǎn)生與變換電路的組成
8.1.2555定時(shí)器
8.2多諧振蕩器
8.2.1由非門組成的多諧振蕩器
8.2.2石英晶體時(shí)鐘脈沖發(fā)生器
8.2.3由555定時(shí)器組成的多諧振蕩器
8.3單穩(wěn)態(tài)觸發(fā)器
8.3.1由與非門組成的單穩(wěn)態(tài)觸發(fā)器
8.3.2由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器
8.4施密特觸發(fā)器
8.5小結(jié)
習(xí)題


第9章數(shù)模和模數(shù)轉(zhuǎn)換器
9.1D/A轉(zhuǎn)換器
9.1.1權(quán)電阻型D/A轉(zhuǎn)換器
9.1.2倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
9.1.3D/A轉(zhuǎn)換器的主要技術(shù)參數(shù)
9.1.4集成D/A轉(zhuǎn)換器
9.2A/D轉(zhuǎn)換器
9.2.1采樣�脖３蛛娐�
9.2.2并行A/D轉(zhuǎn)換器
9.2.3逐次逼近式A/D轉(zhuǎn)換器
9.2.4雙積分式A/D轉(zhuǎn)換器
9.3小結(jié)
習(xí)題
附錄A國(guó)家標(biāo)準(zhǔn)GB 4728.12—85
附錄B常用邏輯符號(hào)對(duì)照表
附錄CTTL和CMOS邏輯門電路的技術(shù)參數(shù)
附錄D國(guó)家標(biāo)準(zhǔn)GB 3430—82《國(guó)產(chǎn)半導(dǎo)體集成電路型號(hào)命名法》
部分習(xí)題答案
自測(cè)試卷
自測(cè)試卷答案
參考文獻(xiàn)