第1篇 FPGA基礎(chǔ)知識(shí)篇
第1章 FPGA入門(mén)了解
1.1 FPGA特點(diǎn)和應(yīng)用
1.2 FPGA體系結(jié)構(gòu)
1.2.1 FPGA基本結(jié)構(gòu)
1.2.2 FPGA的結(jié)構(gòu)特點(diǎn)
1.2.3 FPGA的編程工藝
1.3 FPGA常用芯片與選用
1.3.1 FPGA常用芯片
1.3.2 FPGA器件的選用
第2章 集成開(kāi)發(fā)工具M(jìn)AX+plus Ⅱ
2.1 功能與菜單說(shuō)明
2.2 MAX+plus Ⅱ設(shè)計(jì)過(guò)程
2.3 MAX+plus Ⅱ綜合設(shè)計(jì)選擇項(xiàng)
2.3.1 LPM庫(kù)的使用
2.3.2 項(xiàng)目層次結(jié)構(gòu)與文件系統(tǒng)
2.3.3 全局邏輯綜合方式
2.3.4 設(shè)置全局定時(shí)要求、定時(shí)分析
2.3.5 與第三方EDA軟件接口
2.3.6 設(shè)置器件的下載編程方式
2.3.7 FPGA器件燒寫(xiě)方法
第3章 Quartus Ⅱ使用詳解
3.1 Quartus Ⅱ設(shè)計(jì)流程
3.2 Quartus Ⅱ設(shè)計(jì)方法
3.2.1 自上而下與自下而上的設(shè)計(jì)方法比較
3.2.2 自上而下的漸進(jìn)式編譯設(shè)計(jì)流程
3.2.3 自下而上的漸進(jìn)式編譯設(shè)計(jì)流程
3.3 Quartus Ⅱ各功能詳解
3.3.1 使用模塊編輯器
3.3.2 項(xiàng)目設(shè)置
3.3.3 時(shí)序分析報(bào)告
3.3.4 仿真
3.3.5 下載
3.4 時(shí)序約束與分析
3.4.1 時(shí)序約束與分析基礎(chǔ)
3.4.2 設(shè)置時(shí)序約束的方法
3.4.3 最小化時(shí)序分析
3.5 設(shè)計(jì)優(yōu)化
3.5.1 優(yōu)化流程
3.5.2 使用DSE
3.5.3 設(shè)計(jì)優(yōu)化的初次編譯
3.5.4 資源利用優(yōu)化
3.5.5 110時(shí)序優(yōu)化
3.5.6 最高時(shí)鐘頻率優(yōu)化
3.6 SignalTap Ⅱ
3.6.1 設(shè)計(jì)中創(chuàng)建SignalTap Ⅱ
3.6.2 通過(guò)SignaITap Ⅱ察看數(shù)據(jù)
3.6.3 SignalTap Ⅱ的高級(jí)配置

第2篇 工業(yè)應(yīng)用開(kāi)發(fā)實(shí)例
第4章 步進(jìn)電機(jī)驅(qū)動(dòng)系統(tǒng)設(shè)計(jì)
4.1 步進(jìn)電機(jī)系統(tǒng)概述
4.1.1 步進(jìn)電機(jī)的種類
4.1.2 步進(jìn)電機(jī)的工作原理
4.1.3 步進(jìn)電機(jī)的主要技術(shù)指標(biāo)
4.1.4 步進(jìn)電機(jī)的驅(qū)動(dòng)控制系統(tǒng)
4.2 步進(jìn)電機(jī)驅(qū)動(dòng)器接口電路
4.2.1 ULN2003達(dá)林頓芯片概述
4.2.2 步進(jìn)電機(jī)驅(qū)動(dòng)器硬件電路
4.3 硬件系統(tǒng)設(shè)計(jì)
4.3.1 創(chuàng)建Quartus Ⅱ工程項(xiàng)目
4.3.2 創(chuàng)建SOPC系統(tǒng)
4.3.3 生成Nios Ⅱ系統(tǒng)
4.3.4 創(chuàng)建頂層模塊并添加PLL模塊
4.4 軟件設(shè)計(jì)與程序代碼
4.4.1 創(chuàng)建Nios Ⅱ工程
……
第3篇 多媒體開(kāi)發(fā)實(shí)例
第4篇 消費(fèi)電子開(kāi)發(fā)實(shí)例
第5篇 通信開(kāi)發(fā)實(shí)例
參考文獻(xiàn)