目錄
第1章 邏輯代數(shù)基礎(chǔ) 1
1.1 概述 1
1.1.1 模擬信號與數(shù)字信號 1
1.1.2 數(shù)字電路概述 3
1.2 邏輯代數(shù)的基本概念 3
1.2.1 基本和常用邏輯運算 4
1.2.2 公式和定理 9
1.2.3 三個基本規(guī)則 11
1.2.4 邏輯函數(shù)的標準與或式和最簡式 12
1.3 邏輯函數(shù)公式法化簡 15
1.3.1 邏輯函數(shù)化簡基本原則 15
1.3.2 公式法化簡 15
1.4 邏輯函數(shù)卡諾圖化簡 17
1.4.1 卡諾圖的結(jié)構(gòu) 17
1.4.2 邏輯函數(shù)的卡諾圖表示法 19
1.4.3 卡諾圖化簡邏輯函數(shù)的原理 21
1.4.4 用卡諾圖化簡邏輯函數(shù)的步驟 23
1.5 具有無關(guān)項的邏輯函數(shù)化簡 23
1.5.1 含有無關(guān)項的邏輯函數(shù) 23
1.5.2 含有無關(guān)項的邏輯函數(shù)的最簡與或式 25
1.6 邏輯函數(shù)的表示方法及其相互間的轉(zhuǎn)換 26
1.6.1 邏輯函數(shù)的幾種表示方法 26
1.6.2 邏輯函數(shù)不同表示方法的轉(zhuǎn)換 28
1.7 本章小結(jié) 30
思考與練習 31
第2章 門電路 34
2.1 概述 34
2.2 分立元件門電路 34
2.2.1 理想開關(guān)及其特性 34
2.2.2 二極管的開關(guān)特性 35
2.2.3 三極管的開關(guān)特性 38
2.2.4 簡單門電路 41
2.2.5 復合門電路 43
2.3 TTL邏輯門電路 44
2.3.1 TTL與非門的基本結(jié)構(gòu)及工作原理 45
2.3.2 TTL與非門的開關(guān)速度 47
2.3.3 TTL與非門的電壓傳輸特性及抗干擾能力 48
2.3.4 TTL與非門的帶負載能力 50
2.3.5 TTL門電路的其他類型 52
2.3.6 TTL集成邏輯門電路系列簡介 56
2.4 MOS邏輯門電路 57
2.4.1 MOS管的開關(guān)特性 57
2.4.2 NMOS門電路 61
2.4.3 CMOS非門 62
2.4.4 其他的CMOS門電路 63
2.4.5 CMOS邏輯門電路的系列及主要參數(shù) 66
2.5 集成邏輯門電路的應(yīng)用 67
2.5.1 TTL與CMOS器件之間的接口問題 67
2.5.2 TTL和CMOS電路帶負載時的接口問題 68
2.5.3 多余輸入端的處理 69
2.6 正、負邏輯及邏輯符號的變換 69
2.6.1 正、負邏輯的邏輯符號 69
2.6.2 混合邏輯中邏輯符號的變換 70
2.7 本章小結(jié) 70
思考與練習 71
第3章 組合邏輯電路 73
3.1 概述 73
3.2 組合邏輯電路的分析方法和設(shè)計方法 75
3.2.1 組合邏輯電路的分析方法 75
3.2.2 組合邏輯電路的設(shè)計方法 77
3.3 編碼器 81
3.3.1 普通編碼器 81
3.3.2 3位二進制優(yōu)先級編碼器 83
3.3.3 集成優(yōu)先級編碼器 84
3.4 譯碼器 87
3.4.1 二進制譯碼器 87
3.4.2 二-十進制譯碼器 91
3.4.3 顯示譯碼器 93
3.4.4 用二進制譯碼器實現(xiàn)組合邏輯函數(shù) 97
3.5 加法器 99
3.5.1 半加器 99
3.5.2 全加器 100
3.5.3 中規(guī)模集成4位加法器 102
3.6 比較器 104
3.6.1 同比較器 104
3.6.2 數(shù)值比較器 105
3.7 數(shù)據(jù)選擇器和數(shù)據(jù)分配器 108
3.7.1 數(shù)據(jù)選擇器 108
3.7.2 數(shù)據(jù)分配器 114
3.8 組合邏輯電路中的競爭-冒險現(xiàn)象 115
3.8.1 競爭-冒險現(xiàn)象及其成因 115
3.8.2 檢查競爭-冒險現(xiàn)象的方法 117
3.8.3 消除競爭-冒險現(xiàn)象的方法 118
3.9 本章小結(jié) 119
思考與練習 120
第4章 觸發(fā)器 123
4.1 概述 123
4.2 基本觸發(fā)器 123
4.2.1 與非門構(gòu)成基本觸發(fā)器 123
4.2.2 或非門構(gòu)成基本觸發(fā)器 126
4.2.3 集成基本觸發(fā)器 127
4.3 同步觸發(fā)器 129
4.3.1 同步RS觸發(fā)器 129
4.3.2 同步D型觸發(fā)器 131
4.3.3 集成同步D型觸發(fā)器 132
4.4 主從觸發(fā)器 134
4.4.1 主從RS觸發(fā)器 134
4.4.2 主從JK觸發(fā)器 136
4.5 邊沿觸發(fā)器 138
4.5.1 邊沿D型觸發(fā)器 138
4.5.2 邊沿JK型觸發(fā)器 142
4.5.3 邊沿型觸發(fā)器的分類及表示 145
4.6 觸發(fā)器的電氣特性 150
4.6.1 靜態(tài)特性 150
4.6.2 動態(tài)特性 151
4.7 觸發(fā)器例題 152
4.8 本章小結(jié) 155
思考與練習 155
第5章 時序邏輯電路 158
5.1 概述 158
5.1.1 時序邏輯電路特點 158
5.1.2 時序邏輯電路的分類 159
5.1.3 時序邏輯電路邏輯功能表示方法 159
5.2 時序邏輯電路的分析 161
5.2.1 同步時序邏輯電路的分析 161
5.2.2 異步時序邏輯電路的分析 163
5.3 同步時序邏輯電路的設(shè)計 167
5.3.1 設(shè)計步驟 167
5.3.2 設(shè)計實例 168
5.4 計數(shù)器 175
5.4.1 二進制同步計數(shù)器 175
5.4.2 二進制異步計數(shù)器 180
5.4.3 集成二進制計數(shù)器 182
5.4.4 十進制同步計數(shù)器 190
5.4.5 十進制異步計數(shù)器 195
5.4.6 N進制計數(shù)器 199
5.5 寄存器 203
5.5.1 寄存器的特點和分類 204
5.5.2 基本寄存器 205
5.5.3 移位寄存器 206
5.5.4 移位寄存器型計數(shù)器 210
5.6 順序脈沖發(fā)生器 214
5.6.1 計數(shù)型順序脈沖發(fā)生器 214
5.6.2 移位型順序脈沖發(fā)生器 215
5.7 本章小結(jié) 216
思考與練習 217
第6章 脈沖波形的產(chǎn)生與整形 220
6.1 集成555 定時器 220
6.1.1 矩形脈沖及其特性 220
6.1.2 555定時器 220
6.2 施密特觸發(fā)器 222
6.2.1 用555定時器構(gòu)成的施密特觸發(fā)器 222
6.2.2 集成施密特觸發(fā)器 224
6.2.3 施密特觸發(fā)器的應(yīng)用舉例 225
6.3 多諧振蕩器 225
6.3.1 用555定時器構(gòu)成的多諧振蕩器 226
6.3.2 占空比可調(diào)的多諧振蕩器電路 227
6.3.3 石英晶體多諧振蕩器 227
6.3.4 多諧振蕩器應(yīng)用實例 229
6.4 單穩(wěn)態(tài)觸發(fā)器 230
6.4.1 用555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 231
6.4.2 集成單穩(wěn)態(tài)觸發(fā)器 232
6.4.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用 235
6.5 本章小結(jié) 237
思考與練習 237
第7章 數(shù)模與模數(shù)轉(zhuǎn)換電路 240
7.1 概述 240
7.2 D/A轉(zhuǎn)換器 241
7.2.1 D/A轉(zhuǎn)換器的基本原理 241
7.2.2 倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 242
7.2.3 權(quán)電流型D/A轉(zhuǎn)換器 243
7.2.4 權(quán)電流型D/A轉(zhuǎn)換器應(yīng)用舉例 245
7.2.5 D/A轉(zhuǎn)換器的主要技術(shù)指標 246
7.3 A/D轉(zhuǎn)換器 247
7.3.1 A/D轉(zhuǎn)換的一般步驟和取樣定理 247
7.3.2 取樣-保持電路 248
7.3.3 并行比較型A/D轉(zhuǎn)換器 249
7.3.4 逐次比較型A/D轉(zhuǎn)換器 251
7.3.5 雙積分型A/D轉(zhuǎn)換器 252
7.3.6 A/D轉(zhuǎn)換器的主要技術(shù)指標 255
7.3.7 集成A/D轉(zhuǎn)換器及其應(yīng)用 255
7.4 本章小結(jié) 258
思考與練習 259
參考文獻 260