定 價(jià)：35 元
叢書名：電子電氣基礎(chǔ)課程規(guī)劃教材
- 作者：江小安，楊潤玲 編著
- 出版時(shí)間：2015/2/1
- ISBN：9787121252655
- 出 版 社：電子工業(yè)出版社
- 中圖法分類：TN79
- 頁碼：184
- 紙張：膠版紙
- 版次：1
- 開本：16開
本書共7章，內(nèi)容包括邏輯代數(shù)基礎(chǔ)、集成邏輯門電路、組合邏輯電路、時(shí)序邏輯電路、脈沖波形的產(chǎn)生和變換、半導(dǎo)體存儲(chǔ)器和可編程邏輯器件等。各章最后一節(jié)為Multisim仿真示例。
本教材適應(yīng)面較寬，可作為高等工科院校有關(guān)專業(yè)的本科生、高職高專學(xué)生及自考生的教材，也可供電子技術(shù)領(lǐng)域的工程技術(shù)人員學(xué)習(xí)參考。
數(shù)字電子技術(shù)不僅是電類專業(yè)重要的專業(yè)基礎(chǔ)課，也是相關(guān)專業(yè)學(xué)習(xí)后續(xù)課程的基礎(chǔ)，與此同時(shí)也是一門很重要的技能基礎(chǔ)課程。因此該課程的學(xué)習(xí)是十分重要的。
本教材在內(nèi)容上傾向于集成電路的原理及應(yīng)用，如中規(guī)模集成組合電路、集成觸發(fā)器、集成計(jì)數(shù)器及其應(yīng)用等，而較大地削減了用門電路實(shí)現(xiàn)的內(nèi)容。本書淡化理論推導(dǎo)，強(qiáng)化實(shí)際應(yīng)用；淡化內(nèi)部原理和電路結(jié)構(gòu)，強(qiáng)化外部特性和功能描述；淡化文字內(nèi)容，強(qiáng)化實(shí)例講解。
每章最后都安排了一節(jié)Multisim仿真示例，每個(gè)例題都是與本章內(nèi)容緊密相關(guān)的器件的應(yīng)用實(shí)例，仿真的結(jié)果也有利于學(xué)生進(jìn)一步掌握該課程的系統(tǒng)知識(shí)，并激發(fā)學(xué)生的學(xué)習(xí)興趣。
本教材中標(biāo)注有“*”的部分是建議選講的內(nèi)容，正常教學(xué)中略去這些內(nèi)容并不影響理論體系的完整性和內(nèi)容的連貫性。
本教材適合作為高等院校相關(guān)專業(yè)“數(shù)字電子技術(shù)”課程的教材，也可供自學(xué)考試、夜大、函大和遠(yuǎn)程教學(xué)相關(guān)專業(yè)的學(xué)生選用。
由于作者水平有限，書中一定存在錯(cuò)誤和不妥之處，懇請(qǐng)廣大學(xué)者批評(píng)指正，有關(guān)意見可以發(fā)至作者電子郵箱。
作 者
江小安，教授，西安電子科技大學(xué)技術(shù)物理學(xué)院，負(fù)責(zé)模擬電子技術(shù)、數(shù)字電子技術(shù)等課程，編寫過包括：迷你電子技術(shù)、數(shù)字電子技術(shù)等多本教材，目前在西安的多所民辦高校任教。
第1章 邏輯代數(shù)基礎(chǔ)
1.1 數(shù)制與碼制
1.1.1 數(shù)制
1.1.2 數(shù)制轉(zhuǎn)換
1.1.3 碼制
1.2 二進(jìn)制數(shù)的運(yùn)算
1.2.1 二進(jìn)制正負(fù)數(shù)的表示方法
1.2.2 二進(jìn)制補(bǔ)碼運(yùn)算
1.3 邏輯運(yùn)算
1.3.1 三種基本邏輯運(yùn)算
1.3.2 幾種復(fù)合邏輯運(yùn)算
1.4 邏輯代數(shù)的公式和規(guī)則
1.4.1 基本公式
1.4.2 導(dǎo)出公式
1.4.3 基本規(guī)則 第1章 邏輯代數(shù)基礎(chǔ)
1.1 數(shù)制與碼制
1.1.1 數(shù)制
1.1.2 數(shù)制轉(zhuǎn)換
1.1.3 碼制
1.2 二進(jìn)制數(shù)的運(yùn)算
1.2.1 二進(jìn)制正負(fù)數(shù)的表示方法
1.2.2 二進(jìn)制補(bǔ)碼運(yùn)算
1.3 邏輯運(yùn)算
1.3.1 三種基本邏輯運(yùn)算
1.3.2 幾種復(fù)合邏輯運(yùn)算
1.4 邏輯代數(shù)的公式和規(guī)則
1.4.1 基本公式
1.4.2 導(dǎo)出公式
1.4.3 基本規(guī)則
1.5 邏輯關(guān)系的表示形式
1.5.1 邏輯關(guān)系的表示形式
1.5.2 各種表示方法之間的相互轉(zhuǎn)換
1.5.3 邏輯函數(shù)式形式的變換
1.6 邏輯函數(shù)的公式化簡法
1.7 邏輯函數(shù)的卡諾圖及其化簡法
1.7.1 邏輯函數(shù)式的標(biāo)準(zhǔn)形式
1.7.2 邏輯函數(shù)的卡諾圖化簡法
1.8 Multisim仿真示例
習(xí)題
第2章 集成邏輯門電路
2.1 TTL集成邏輯門電路
2.2 CMOS集成邏輯門電路
2.3 邏輯門電路的特性與參數(shù)
2.4 開路門與三態(tài)門
2.5 集成邏輯門使用中的實(shí)際問題
2.5.1 接口電路
2.5.2 抗干擾措施
2.6 Multisim仿真示例
習(xí)題
第3章 組合邏輯電路
3.1 組合邏輯電路的分析
3.2 組合邏輯電路的設(shè)計(jì)
3.3 常用的中規(guī)模組合邏輯電路
3.3.1 加法器
3.3.2 編碼器與譯碼器
3.3.3 數(shù)據(jù)選擇器與多路分配器
3.3.4 數(shù)值比較器
3.4 組合邏輯電路中的競爭與冒險(xiǎn)現(xiàn)象
3.4.1 競爭現(xiàn)象
3.4.2 冒險(xiǎn)現(xiàn)象
3.4.3 冒險(xiǎn)現(xiàn)象的判別
3.4.4 冒險(xiǎn)現(xiàn)象的消除
3.5 Multisim仿真示例
習(xí)題
第4章 時(shí)序邏輯電路
4.1 概述
4.2 觸發(fā)器
4.2.1 基本觸發(fā)器
4.2.2 集成觸發(fā)器
4.3 時(shí)序邏輯電路的分析
4.3.1 同步時(shí)序邏輯電路的分析
4.3.2 異步時(shí)序邏輯電路的分析
4.4 時(shí)序邏輯電路的設(shè)計(jì)
4.4.1 同步時(shí)序邏輯電路的設(shè)計(jì)
4.4.2 異步時(shí)序邏輯電路的設(shè)計(jì)
4.5 常用的時(shí)序邏輯電路
4.5.1 寄存器
4.5.2 計(jì)數(shù)器
4.5.3 順序脈沖發(fā)生器
4.5.4 序列信號(hào)發(fā)生器
4.6 Multisim仿真示例
習(xí)題
第5章 脈沖波形的產(chǎn)生和變換
5.1 概述
5.2 555定時(shí)電路
5.2.1 基本組成
5.2.2 工作原理及特點(diǎn)
5.3 單穩(wěn)態(tài)電路
5.3.1 電路組成
5.3.2 工作原理
5.4 多諧振蕩器
5.4.1 電路組成
5.4.2 工作原理
5.5 施密特電路
5.6 Multisim仿真示例
習(xí)題
第6章 DAC和ADC
6.1 DAC
6.1.1 DAC的基本概念
6.1.2 DAC的電路形式及工作原理
6.1.3 集成DAC
6.2 ADC
6.2.1 ADC的組成
6.2.2 ADC電路
6.2.3 ADC的主要技術(shù)指標(biāo)
6.2.4 集成ADC
6.3 Multisim仿真示例
習(xí)題
第7章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件
7.1 半導(dǎo)體存儲(chǔ)器
7.1.1 只讀存儲(chǔ)器（ROM）
7.1.2 ROM在組合邏輯設(shè)計(jì)中的應(yīng)用
7.1.3 ROM的編程及分類
7.1.4 隨機(jī)存取存儲(chǔ)器（RAM）
7.1.5 存儲(chǔ)器容量的擴(kuò)展
7.2 可編程邏輯器件PLD一
7.2.1 PLD電路簡介
7.2.2 PLD的開發(fā)
7.3 Multisim仿真示例
習(xí)題
附錄A Multisim簡介
附錄B 常用邏輯符號(hào)對(duì)照表
附錄C 數(shù)字集成電路的型號(hào)命名法
參考文獻(xiàn)
書單推薦
