目錄
叢書序
前言
第1章 集成電路設計概述 1
1.1 集成電路的發(fā)展歷史 1
1.2 微電子技術的主要發(fā)展方向 4
1.2.1 增大晶圓尺寸并縮小特征尺寸 4
1.2.2 集成電路走向系統(tǒng)芯片 8
1.2.3 微機電系統(tǒng)和生物芯片 9
1.3 電子設計自動化技術 9
習題 11
第2章 集成電路設計方法 12
2.1 集成電路的分層分級設計 12
2.2 集成電路設計步驟 13
2.2.1 正向設計和反向設計 13
2.2.2 自底向上設計和自頂向下設計 13
2.3 集成電路設計方法分述 14
2.3.1 全定制設計方法 14
2.3.2 半定制設計方法 15
習題 29
第3章 集成電路模擬與SPICE 30
3.1 電路模擬的概念和作用 30
3.2 SPICE簡介 30
3.2.1 通用電路模擬程序的基本組成 31
3.2.2 電路模擬的流程 32
3.2.3 SPICE軟件功能介紹 32
3.3 SPICE程序結構 35
3.3.1 SPICE簡單程序舉例 35
3.3.2 節(jié)點描述 37
3.3.3 標題語句？注釋和結束語句 37
3.3.4 基本元件描述語句 37
3.3.5 電源描述語句 39
3.3.6 半導體器件描述語句 42
3.3.7 模型描述語句 44
3.3.8 子電路描述語句 44
3.3.9 庫文件調用語句 44
3.3.10 文件包含語句 45
3.4 SPICE分析與控制語句 45
3.4.1 分析語句 45
3.4.2 控制語句 48
3.5 SPICE分析及仿真舉例 49
習題 50
第4章 半導體器件模型 51
4.1 二極管模型 51
4.1.1 二極管直流模型 51
4.1.2 二極管瞬態(tài)模型 52
4.1.3 二極管噪聲模型 52
4.1.4 二極管語句及模型參數 53
4.2 雙極晶體管模型 54
4.2.1 雙極晶體管EM1模型 54
4.2.2 雙極晶體管EM2模型 55
4.2.3 雙極晶體管EM3模型 56
4.2.4 雙極晶體管GP模型 58
4.2.5 雙極晶體管語句及模型參數 58
4.3 MOSFET模型 60
4.3.1 MOSFET模型等效電路 60
4.3.2 MOSFET模型分述 61
4.3.3 MOSFET語句與模型參數 65
習題 67
第5章 Verilog硬件描述語言 68
5.1 VerilogHDL模塊的基本概念 68
5.2 VerilogHDL的要素 69
5.2.1 標識符 70
5.2.2 注釋 70
5.2.3 VerilogHDL的4種邏輯值 70
5.2.4 編譯指令 71
5.2.5 系統(tǒng)任務和函數 73
5.2.6 數據類型 75
5.2.7 位選擇和部分選擇 76
5.2.8 參數 76
5.3 運算符 78
5.3.1 算術運算符 78
5.3.2 位運算符 78
5.3.3 邏輯運算符 79
5.3.4 關系運算符 79
5.3.5 等式運算符 79
5.3.6 移位運算符 79
5.3.7 位拼接運算符 80
5.3.8 縮減運算符 80
5.3.9 條件運算符 81
5.4 結構建模方式 81
5.4.1 內建基本門 81
5.4.2 門延時 82
5.4.3 門級建模 83
5.4.4 模塊實例化 83
5.5 數據流建模方式 85
5.5.1 連續(xù)賦值語句 85
5.5.2 延時 86
5.5.3 數據流建模 87
5.6 行為建模方式 87
5.6.1 initial語句 87
5.6.2 always語句 88
5.6.3 條件語句 90
5.6.4 多分支語句 95
5.6.5 循環(huán)語句 102
5.6.6 阻塞賦值和非阻塞賦值 107
5.7 混合建模方式 109
5.8 任務和函數 110
5.8.1 任務 110
5.8.2 函數 112
5.9 組合邏輯建模 114
5.10 時序邏輯建模 117
5.11 ROM 建模 125
5.12 有限狀態(tài)機建模 126
5.13 測試平臺 130
習題 133
第6章 邏輯綜合 135
6.1 邏輯綜合的基本步驟和流程 135
6.2 綜合工具DesignCompiler 137
6.3 指定庫文件 137
6.4 讀入設計 138
6.5 DC中的設計對象 138
6.6 定義工作環(huán)境 139
6.6.1 定義工作條件 139
6.6.2 定義線負載模型 140
6.6.3 定義系統(tǒng)接口 142
6.7 定義設計約束 143
6.7.1 定義設計規(guī)則約束 143
6.7.2 定義設計優(yōu)化約束 144
6.8 選擇編譯策略 147
6.9 優(yōu)化設計 150
6.10 綜合舉例 151
6.11 靜態(tài)時序分析 156
6.12 系統(tǒng)分割 157
習題 159
第7章 版圖設計 160
7.1 版圖設計規(guī)則 160
7.1.1 設計規(guī)則的定義 160
7.1.2 設計規(guī)則的表示方法 160
7.1.3 MOSIS設計規(guī)則 160
7.2 版圖設計方法 166
7.3 版圖檢查與驗證 166
7.4 全定制版圖設計 167
7.4.1 反相器原理圖設計 167
7.4.2 反相器版圖設計 171
7.4.3 設計規(guī)則檢查 180
7.4.4 LVS 182
7.5 基于標準單元的版圖設計 186
7.5.1 準備門級網表和時序約束文件 186
7.5.2 添加焊盤單元 189
7.5.3 定義IO約束文件 191
7.5.4 數據準備 193
7.5.5 布局規(guī)劃 199
7.5.6 標準單元自動布局 204
7.5.7 時鐘樹綜合 206
7.5.8 自動布線 215
7.5.9 設計輸出 218
習題 226
參考文獻 227