數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)
定 價(jià)：30.5 元
- 作者：王永軍，李景華 著
- 出版時(shí)間：2006/1/1
- ISBN：9787040178289
- 出 版 社：高等教育出版社
- 中圖法分類：TN79
- 頁(yè)碼：380
- 紙張：膠版紙
- 版次：1
- 開本：16K
《普通高等教育“十五”國(guó)家級(jí)規(guī)劃教材：數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)》是依照教育部電子信息與電氣學(xué)科教學(xué)指導(dǎo)委員會(huì)2004年審定通過(guò)的“電子技術(shù)基礎(chǔ)課程教學(xué)基本要求”和CC2004教學(xué)大綱要求，考慮到電子技術(shù)課程的發(fā)展而編寫的。
《普通高等教育“十五”國(guó)家級(jí)規(guī)劃教材：數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)》在講清基本概念、基本原理的基礎(chǔ)上，突出了分析方法和設(shè)計(jì)方法。在介紹傳統(tǒng)分析、設(shè)計(jì)方法的同時(shí)，較為詳細(xì)地介紹了目前在電路設(shè)計(jì)中較為流行的硬件描述語(yǔ)言VHDL。并配有典型、實(shí)用的例題，這些例題都是作者從多年科研和教學(xué)實(shí)踐經(jīng)驗(yàn)中提煉出來(lái)的，目的是為讀者學(xué)習(xí)、應(yīng)用這些器件設(shè)計(jì)開發(fā)數(shù)字系統(tǒng)打下基礎(chǔ)。
《普通高等教育“十五”國(guó)家級(jí)規(guī)劃教材：數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)》內(nèi)容包括：數(shù)字邏輯基礎(chǔ)、邏輯門電路、組合邏輯電路、時(shí)序邏輯電路、半導(dǎo)體存儲(chǔ)器與可編程邏輯器件、脈沖波形的產(chǎn)生與整形、數(shù)／模和模／數(shù)轉(zhuǎn)換、數(shù)字系統(tǒng)分析與設(shè)計(jì)。
本書可作為計(jì)算機(jī)類、電子類、自動(dòng)化類等有關(guān)專業(yè)的教材或教學(xué)參考書，也可供有關(guān)專業(yè)的工程技術(shù)人員參考。
第1章數(shù)字邏輯基礎(chǔ)
1.1數(shù)制
1.1.1十進(jìn)制
1.1.2二進(jìn)制
1.1.3八進(jìn)制
1.1.4十六進(jìn)制
1.1.5數(shù)制轉(zhuǎn)換
1.2二進(jìn)制數(shù)的表示方法
1.2.1原碼
1.2.2反碼
1.2.3補(bǔ)碼
1.3二進(jìn)制數(shù)的運(yùn)算
1.3.1二進(jìn)制的加法和減法
1.3.2二進(jìn)制乘法
1.3.3二進(jìn)制除法
1.4編碼
1.4.1二-十進(jìn)制編碼（BCD碼）
1.4.2格雷碼
1.4.3ASCII碼
1.5邏輯代數(shù)基礎(chǔ)
1.5.1邏輯變量與邏輯函數(shù)
1.5.2常用邏輯運(yùn)算
1.5.3邏輯代數(shù)的定律與規(guī)則
1.5.4邏輯函數(shù)的表示方法
1.5.5邏輯函數(shù)的化簡(jiǎn)
本章小結(jié)
自我檢測(cè)題
習(xí)題1
第2章邏輯門電路
2.1基本邏輯門電路
2.1.1二極管門電路
2.1.2晶體管非門電路
2.2CMOS邏輯門電路
2.2.1MOS管及其開關(guān)模型
2.2.2CMOS反相器
2.2.3CMOS與非門
2.2.4CMOS或非門
2.2.5其他類型的CMOS門電路
2.2.6高速CMOS門電路
2.2.7低電壓CMOS門電路
2.2.8CMOS門電路的技術(shù)參數(shù)
2.3TTL邏輯門電路
2.3.1TTL與非門
2.3.2TTL與非門的電壓傳輸特性及噪聲容限
2.3.3TTL與非門的靜態(tài)輸入、輸出特性
2.3.4TTL與非門的動(dòng)態(tài)特性
2.3.5TTL與非門的主要性能參數(shù)
2.3.6其他類型的TTL門電路
2.4ECL電路
2.5CMOS電路與TTL電路的接口
2.5.1用CMOS電路驅(qū)動(dòng)TTL電路
2.5.2用TTL電路驅(qū)動(dòng)CMOS電路
2.5.3用CMOS或TTL電路驅(qū)動(dòng)LED
本章小結(jié)
自我檢測(cè)題
習(xí)題2
第3章組合邏輯電路
3.1組合邏輯電路特點(diǎn)
3.2小規(guī)模集成電路構(gòu)成的組合電路的分析與設(shè)計(jì)
3.2.1分析方法
3.2.2設(shè)計(jì)方法
3.3編碼器
3.3.1二進(jìn)制編碼器
3.3.2二進(jìn)制優(yōu)先編碼器
3.3.3二-十進(jìn)制優(yōu)先編碼器
3.4譯碼器
3.4.1二進(jìn)制譯碼器
3.4.2二-十進(jìn)制譯碼器
3.4.3半導(dǎo)體數(shù)碼管和七段字形譯碼器
3.5數(shù)據(jù)分配器與數(shù)據(jù)選擇器
3.5.1數(shù)據(jù)分配器
3.5.2數(shù)據(jù)選擇器
3.6數(shù)值比較電路
3.6.1比較原理
3.6.21位比較器
3.6.34位比較器
3.7算術(shù)運(yùn)算電路
3.7.1二進(jìn)制加法運(yùn)算
3.7.2二進(jìn)制減法運(yùn)算
3.7.3二進(jìn)制乘法運(yùn)算
3.7.4算術(shù)邏輯單元
3.8奇偶校驗(yàn)電路
3.8.1奇偶校驗(yàn)的基本原理
3.8.2中規(guī)模集成奇偶發(fā)生器／校驗(yàn)器
3.9用中規(guī)模集成電路構(gòu)成的組合電路的設(shè)計(jì)
3.10組合邏輯電路的競(jìng)爭(zhēng)—冒險(xiǎn)
3.10.1競(jìng)爭(zhēng)—冒險(xiǎn)的產(chǎn)生
3.10.2競(jìng)爭(zhēng)—冒險(xiǎn)的判斷
3.10.3競(jìng)爭(zhēng)—冒險(xiǎn)的消除
本章小結(jié)
自我檢測(cè)題
習(xí)題3
第4章時(shí)序邏輯電路
4.1時(shí)序邏輯電路的特點(diǎn)和表罰方法
4.1.1時(shí)序邏輯電路的特點(diǎn)
4.1.2時(shí)序邏輯電路的表示方法
4.2觸發(fā)器
4.2.1基本RS觸發(fā)器
4.2.2具有使能端的RS觸發(fā)器（同步RS觸發(fā)器）
4.2.3同步D觸發(fā)器
4.2.4同步JK觸發(fā)器
4.2.5主從觸發(fā)器
4.2.6CMOS集成觸發(fā)器
4.3時(shí)序邏輯電路的分析與設(shè)計(jì)
4.3.1時(shí)序邏輯電路的分析方法
4.3.2時(shí)序邏輯電路的設(shè)計(jì)方法
4.4寄存器
4.4.1數(shù)碼寄存器
4.4.2鎖存器
4.4.3移位寄存器
4.5計(jì)數(shù)器
4.5.1計(jì)數(shù)器分類
4.5.2二進(jìn)制計(jì)數(shù)器
4.5.3十進(jìn)制計(jì)數(shù)器
4.5.4可逆計(jì)數(shù)器
4.5.5用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器
4.5.6移位寄存器型計(jì)數(shù)器
4.6順序脈沖發(fā)生器
本章小結(jié)
……
第5章半導(dǎo)體存儲(chǔ)器和可編程邏輯器件
第6章脈沖波形的產(chǎn)生與整形
第7章數(shù)／模和模／數(shù)轉(zhuǎn)換
第8章數(shù)字系統(tǒng)分析與設(shè)計(jì)
附錄AVHDL硬件描述語(yǔ)言
附錄B電氣圖用圖形符號(hào)二進(jìn)制邏輯單元
附錄C常用邏輯符號(hào)對(duì)照表
附錄D國(guó)產(chǎn)半導(dǎo)體集成電路型號(hào)命名法
參考文獻(xiàn)
書單推薦
