第1章 數(shù)制與碼制
1.1 數(shù)制與數(shù)制轉(zhuǎn)換
1.2 機(jī)器數(shù)及機(jī)器數(shù)的加、減運(yùn)算
1.3 數(shù)的定點(diǎn)表示和浮點(diǎn)表示
1.4 碼制
習(xí)題一


第2章 邏輯代數(shù)基礎(chǔ)
2.1 邏輯函數(shù)運(yùn)算和運(yùn)算單元電路
2.2 邏輯代數(shù)的基本公式、常用公式和定理
2.3 邏輯函數(shù)及其表示方法
2.4 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式
2.5 邏輯函數(shù)的公式化簡(jiǎn)法
2.6 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
2.7 具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)
習(xí)題二


第3章 邏輯器件
3.1 晶體管的開(kāi)關(guān)特性
3.2 DTL與門、或門和非門電路
3.3 典型集成TTL與非門電路
3.4 其他類型TTL與非門電路
3.5 CMOS集成門電路
3.6 數(shù)字集成電路綜述
習(xí)題三


第4章 組合邏輯電路
4.1 SSI組合邏輯電路
4.2 MSI組合邏輯電路
習(xí)題四


第5章 時(shí)序邏輯電路
5.1 時(shí)序邏輯電路概述
5.2 觸發(fā)器
5.3 時(shí)序邏輯電路的分析
5.4 同步時(shí)序邏輯電路的設(shè)計(jì)
5.5 MSI時(shí)序邏輯電路
習(xí)題五


第6章 大規(guī)模集成電路
6.1 只讀存儲(chǔ)器
6.2 隨機(jī)存取存儲(chǔ)器RAM
6.3 可編程邏輯器件（PLD）
6.4 復(fù)雜的可編程邏輯器件（CPLD）
6.5 現(xiàn)場(chǎng)可編程門陣列（FPGA）
本章附錄
習(xí)題六


第7章 數(shù)字系統(tǒng)設(shè)計(jì)
7.1 數(shù)字系統(tǒng)設(shè)計(jì)概述
7.2 VHDL語(yǔ)言簡(jiǎn)介
7.3 QuartusII開(kāi)發(fā)系統(tǒng)
習(xí)題七
附錄 數(shù)字集成電路功能分類／品種代號(hào)對(duì)照表
參考文獻(xiàn)