本書重點介紹了數(shù)字邏輯電路和數(shù)字系統(tǒng)的基礎理論和方法，系統(tǒng)地闡述了以下內(nèi)容：數(shù)制與編碼、邏輯代數(shù)基礎、邏輯門電路、組合邏輯電路的分析與設計、時序邏輯電路的分析與設計、半導體存儲器和可編程邏輯器件、數(shù)字系統(tǒng)的分析與設計以及硬件描述語言。
本書可作為計算機、電子、通信及自動化等專業(yè)的本科生教材，也可供相關領域的工程技術人員參考。
更多科學出版社服務，請掃碼獲取。
第一章 數(shù)制與編碼
1.1 計數(shù)體制
1.2 帶符號數(shù)的代碼表示
1.3 數(shù)的定點表示與浮點表示
1.4 數(shù)碼與字符的代碼表示
習題一
第二章 邏輯代數(shù)基礎
2.1 邏輯代數(shù)的基本概念
2.2 邏輯代數(shù)的公理、定理及規(guī)則
2.3 邏輯函數(shù)的表示方法
2.4 邏輯函數(shù)的化簡
習題二
第三章 邏輯門電路
3.1 概述
3.2 半導體管的開關特性
3.3 分離元件邏輯門電路
3.4 TTL門電路
3.5 其他類型的TTL門電路
3.6 CMOS門電路
3.7 數(shù)字集成電路的正確使用
習題三
第四章 組織邏輯電路
4.1 組合邏輯電路的特點
4.2 組合邏輯電路的分析與設計
4.3 編碼器
4.4 譯碼器
4.5 數(shù)據(jù)分配器與數(shù)據(jù)選擇器
4.6 加法器
4.7 數(shù)值比較器
4.8 奇偶校驗器
4.9 利用中規(guī)模集成電路進行組合電路設計
4.10 組合邏輯電路的競爭與冒險
習題四
第五章 集成觸發(fā)器
5.1 基本R-S觸發(fā)器
5.2 電平觸發(fā)方式的觸發(fā)器
5.3 主從觸發(fā)式觸發(fā)器
5.4 邊沿觸發(fā)式觸發(fā)器
5.5 觸發(fā)器邏輯功能的轉換
習題五
第六章 同步時序邏輯電路
6.1 時序邏輯電路的特點和描述方法
6.2 同步時序邏輯電路的分析
6.3 寄存器
6.4 計數(shù)器
6.5 同步時序邏輯電路的設計
習題六
第七章 異步時序邏輯電路
7.1 脈沖型異步時序邏輯電路的分析
7.2 脈沖型導步時序邏輯電路的設計
7.3 電平型異步時序電路的分析
7.4 電平型異步時序電路的設計
7.5 異步時序電路中的冒險
習題七
第八章 半導體存儲器和可編程邏輯器件
8.1 半導體存儲器概述
8.2 隨機存取存儲器
8.3 只讀存儲器
8.4 可編程邏輯陣列(PLA)
8.5 通用陣列邏輯(GAL)
習題八
第九章 數(shù)字系統(tǒng)及其設計
9.1 數(shù)字系統(tǒng)概述
9.2 數(shù)字系統(tǒng)的描述及設計
9.3 算法狀態(tài)機圖
9.4 寄存器傳送語言
習題九
第十章 VHDL語言簡介
10.1 概述
10.2 數(shù)據(jù)類型及數(shù)據(jù)對象
10.3 運算符、語句和函數(shù)
10.4 VHDL程序構成
10.5 VHDL描述及設計舉例
習題十
參考文獻
???
書單推薦
