前言
第一篇 電子系統(tǒng)設(shè)計(jì)的原理和方法
第1章 緒論
1.1 電子系統(tǒng)設(shè)計(jì)的內(nèi)容
1.2 電子系統(tǒng)設(shè)計(jì)的方法
1.2.1 傳統(tǒng)的電子系統(tǒng)設(shè)計(jì)方法
1.2.2 EDA技術(shù)的發(fā)展
1.2.3 EDA設(shè)計(jì)技術(shù)
1.3 EDA技術(shù)的優(yōu)勢(shì)
1.4 提供EDA設(shè)計(jì)工具的主要公司
1.4.1 Cadence公司
1.4.2 Synopsys公司
1.4.3 MentorGraphics公司

第2章 現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法
2.1系統(tǒng)級(jí)的建模與仿真
2.1.1 數(shù)字系統(tǒng)的設(shè)計(jì)模型
2.1.2 模擬器件的建模
2.1.3 系統(tǒng)級(jí)仿真
2.2 IC設(shè)計(jì)方法
2.2.1 IC的設(shè)計(jì)流程
2.2.2 硬件描述語(yǔ)言的描述方法
2.3可編程邏輯器件的設(shè)計(jì)方法
2.3.1集成電路的分類
2.3.2 FPGA的設(shè)計(jì)實(shí)現(xiàn)方法
2.4 專用集成電路（ASIC）的設(shè)計(jì)方法
2.4.1 ASIC分類
2.4.2 ASIC的設(shè)計(jì)流程
2.4.3 ASIC電路的特點(diǎn)
2.5 IP復(fù)用方法
2.5.1系統(tǒng)的層次式設(shè)計(jì)
2.5.2 硬IP和軟IP
2.5.3 基于IP模塊的設(shè)計(jì)方法
2.6 印刷電路板設(shè)計(jì)
2.6.1 印刷電路板布局設(shè)計(jì)
2.6.2 印刷電路板布線設(shè)計(jì)

第3章 可編程邏輯器件的工作原理
3.1 概述
3.1.1可編程邏輯器件的發(fā)展
3.1.2 PLD廠商及產(chǎn)品介紹
3.1.3 FPGA與CPLD之間的差別
3.1.4 FPGA／CPLD的優(yōu)點(diǎn)
3.1.5 FPGA／CPLD設(shè)計(jì)的般流程
3.2 XilinxFPGA結(jié)構(gòu)簡(jiǎn)介
3.2.1 Xc3000系列產(chǎn)品的結(jié)構(gòu)
3.2.2 VirtexⅡ系列產(chǎn)品的結(jié)構(gòu)
3.3 Altera產(chǎn)品簡(jiǎn)介
3.3.1 FLEx10K系列器件的結(jié)構(gòu)
3.3.2 CvcloneⅡ系列器件的結(jié)構(gòu)

第二篇 VHDL硬件描述語(yǔ)言及硬件電路設(shè)計(jì)
第4章 VHDL硬件描述語(yǔ)言
4.1 HDL語(yǔ)言概述。
4.1.1 HDL語(yǔ)言的出現(xiàn)及發(fā)展
4.1.2 HDL語(yǔ)言的分類
4.1.3 VHDL語(yǔ)言開(kāi)發(fā)環(huán)境及硬件平臺(tái)
4.2 VH]DL程序的基本結(jié)構(gòu)
4.2.1 庫(kù)
4.2.2 實(shí)體
4.2.3 結(jié)構(gòu)體

第5章 VHDL語(yǔ)言基礎(chǔ)
5.1　VHDL的數(shù)據(jù)類型和操作符
5.1.1　VHDL標(biāo)識(shí)符
5.1.2　VHDL數(shù)據(jù)對(duì)象
5.1.3　VHDL數(shù)據(jù)類型
5.1.4　VHDL操作符
5.2　VHDL順序語(yǔ)句
5.2.1　IF語(yǔ)句
5.2.2　CASE語(yǔ)句
5.2.3　LOOP語(yǔ)句
5.2.4　NEXT語(yǔ)句
5.2.5　EXIT語(yǔ)句
5.2.6　RETDRN語(yǔ)句
5.2.7　WAIT語(yǔ)句
5.2.8　NULL語(yǔ)句
5.2.9　REPORT語(yǔ)句
5.3　VHDL并發(fā)語(yǔ)句
5.3.1　PROCESS語(yǔ)句
5.3.2　BLOCK語(yǔ)句
5.3.3 并發(fā)過(guò)程調(diào)用語(yǔ)句和子程序
5.3.4　ASSERT語(yǔ)句
5.3.5 信號(hào)代入語(yǔ)句
5.3.6 元件例化語(yǔ)句及元件
5.3.7　GENERATE語(yǔ)句
5.4 配置和屬性
5.4.1 配置
5.4.2 屬性及時(shí)鐘表示
5.4.3　VHDL模板
5.5　VHDL數(shù)字電路設(shè)計(jì)實(shí)例
5.5.1 組合電路設(shè)計(jì)
5.5.2 時(shí)序電路設(shè)計(jì)
5.5.3 有限狀態(tài)機(jī)
第6章 基于FPGA設(shè)計(jì)的軟硬件環(huán)境

第三篇 數(shù)字信號(hào)處理器原理及設(shè)計(jì)
第7章 數(shù)字信號(hào)處理器概述
第8章 TMS320C54x系列DSP的體系結(jié)構(gòu)
第9章 TMS320C54x系列DSP的指令系統(tǒng)
第10章 TMS320C54x系列DSP的開(kāi)發(fā)流程
第11章 CCSIDE軟件操作指南
參考文獻(xiàn)