定 價：45 元
叢書名：全國高等院校儀器儀表及自動化類"十三五"規(guī)劃教材
- 作者：靳鴻
- 出版時間：2017/3/1
- ISBN：9787121307751
- 出 版 社：電子工業(yè)出版社
- 中圖法分類：TP332.1;TP312
- 頁碼：184
- 紙張：
- 版次：1
- 開本：
本書以存儲測試系統(tǒng)的控制模塊為設(shè)計對象，在介紹VHDL相關(guān)基礎(chǔ)知識的前提下，詳細講解了如何采用VHDL進行控制模塊關(guān)鍵子模塊的設(shè)計方法。在對VHDL語言的數(shù)據(jù)對象、類型、數(shù)據(jù)結(jié)構(gòu)及基本語句進行描述的基礎(chǔ)上，著重將以上基礎(chǔ)內(nèi)容與實際的控制模塊設(shè)計實現(xiàn)相結(jié)合，在不斷強化基礎(chǔ)的同時給出了VHDL在工程中的應(yīng)用實例，對如何根據(jù)功能要求進行設(shè)計也有相關(guān)論述。本書內(nèi)容豐富，實踐性強，章節(jié)之間注重知識整體性，對應(yīng)用VHDL進行系統(tǒng)設(shè)計有較強的指導(dǎo)和參考作用。 全書共11章，第1～4章是關(guān)于測試系統(tǒng)控制模塊設(shè)計的基礎(chǔ)理論，第5～7章是VHDL語言的基礎(chǔ)理論，第8～11章是各控制模塊的VHDL設(shè)計與實現(xiàn)方法及數(shù)字電路中常見的設(shè)計方法。
靳鴻，教授，博士，中北大學(xué)教師。主要研究方向為惡劣環(huán)境的動態(tài)參數(shù)測試，微型彈載測試儀和智能儀器等；近年來主持承擔省級項目、武器裝備預(yù)研基金、國防預(yù)研重大項目等國家重點項目6項，橫向科研項目十余項，獲得山西省科學(xué)技術(shù)二等獎1項、一等獎1項；發(fā)明專利8項；山西省教學(xué)成果獎2項；出版教材5部；“全國電子信息類優(yōu)秀教材”三等獎及第五屆兵工高校優(yōu)秀教材二等獎各一項。
目錄
第1章 緒論1
1.1 集成技術(shù)與可編程邏輯器件1
1.1.1 可編程邏輯器件1
1.1.2 CPLD和FPGA2
1.2 電子系統(tǒng)設(shè)計與VHDL3
1.2.1 傳統(tǒng)系統(tǒng)的設(shè)計方法3
1.2.2 VHDL與“自頂向下”的設(shè)計方法4
1.3 EDA、VHDL及其應(yīng)用5
1.3.1 EDA5
1.3.2 VHDL特點6
1.3.3 VHDL設(shè)計流程及應(yīng)用7
第2章 測試系統(tǒng)構(gòu)成及控制模塊主要功能13
2.1 測試系統(tǒng)的基本組成13
2.1.1 系統(tǒng)模型13
2.1.2 系統(tǒng)基本組成13
2.2 控制模塊的實現(xiàn)形式14
2.2.1 基于可編程邏輯器件的設(shè)計與實現(xiàn)14
2.2.2 基于單片機的設(shè)計與實現(xiàn)17
2.3 控制模塊主要控制功能19
2.3.1 ADC控制19
2.3.2 存儲器的控制21
2.3.3 接口的控制24
習題25
第3章 控制模塊設(shè)計方法26
3.1 數(shù)字邏輯電路設(shè)計方法概述26
3.1.1 通用邏輯器件設(shè)計方法26
3.1.2 ASIC及可編程邏輯器件設(shè)計方法29
3.2 控制模塊的狀態(tài)設(shè)計33
3.2.1 狀態(tài)圖及其組成33
3.2.2 控制模塊狀態(tài)圖設(shè)計34
3.3 系統(tǒng)功能模塊劃分與接口37
3.3.1 模塊劃分原則37
3.3.2 功能模塊劃分38
3.3.3 常用接口與總線38
習題42
第4章 基于VHDL的控制模塊設(shè)計流程43
4.1 VHDL設(shè)計一般流程43
4.1.1 VHDL實際流程43
4.1.2 仿真軟件44
4.2 設(shè)計輸入與功能仿真45
4.2.1 指定設(shè)計項目名稱45
4.2.2 創(chuàng)建新的設(shè)計文件45
4.2.3 VHDL程序設(shè)計46
4.2.4 功能仿真46
4.3 項目編譯與時序仿真49
4.3.1 編譯過程49
4.3.2 編譯器組成及說明49
4.3.3 編譯相關(guān)參數(shù)選取與設(shè)置50
4.3.4 編譯文件52
4.3.5 時序仿真52
4.4 器件下載編程和配置53
習題54
第5章 VHDL基礎(chǔ)55
5.1 硬件描述語言概述55
5.2 VHDL的數(shù)據(jù)對象55
5.2.1 常量56
5.2.2 變量57
5.2.3 信號58
5.3 VHDL的數(shù)據(jù)類型59
5.3.1 標準的數(shù)據(jù)類型60
5.3.2 標準邏輯位數(shù)據(jù)類型62
5.3.3 用戶自定義數(shù)據(jù)類型63
5.4 VHDL的運算符69
5.4.1 邏輯運算符69
5.4.2 關(guān)系運算符70
5.4.3 算術(shù)運算符70
5.4.4 并置運算符71
5.5 VHDL的程序結(jié)構(gòu)72
5.5.1 庫及程序包73
5.5.2 實體74
5.5.3 結(jié)構(gòu)體75
5.5.4 配置76
習題76
第6章 VHDL語句78
6.1 VHDL程序結(jié)構(gòu)78
6.1.1 VHDL的特點78
6.1.2 VHDL程序結(jié)構(gòu)79
6.2 順序語句82
6.2.1 賦值語句82
6.2.2 IF語句83
6.2.3 CASE語句85
6.2.4 LOOP語句87
6.2.5 WAIT語句89
6.3 并行語句90
6.3.1 進程語句91
6.3.2 塊語句92
6.3.3 并行賦值語句94
6.3.4 元件例化語句97
習題99
第7章 基于VHDL的狀態(tài)機設(shè)計101
7.1 狀態(tài)機設(shè)計基礎(chǔ)101
7.1.1 狀態(tài)機的分類101
7.1.2 狀態(tài)機的描述方法102
7.1.3 狀態(tài)機的設(shè)計步驟102
7.2 NAND Flash塊擦除模塊狀態(tài)機設(shè)計103
習題107
第8章 A/D控制模塊的VHDL設(shè)計與實現(xiàn)108
8.1 A/D概述108
8.2 采樣定理110
8.2.1 時域采樣定理110
8.2.2 頻域采樣定理111
8.3 并行A/D111
8.3.1 典型并行A/D——AD7492概述111
8.3.2 并行A/D控制命令113
8.4 串行A/D116
8.4.1 典型的串行A/D—AD7274概述116
8.4.2 串行A/D控制命令117
習題122
第9章 存儲器控制模塊的VHDL設(shè)計與實現(xiàn)124
9.1 存儲器分類及使用特點124
9.1.1 SRAM存儲器124
9.1.2 FLASH存儲器125
9.1.3 鐵電存儲器125
9.2 SRAM存儲器及其控制125
9.2.1 SRAM基本結(jié)構(gòu)125
9.2.2 SRAM基本操作與VHDL設(shè)計127
9.3 Flash存儲器概述130
9.3.1 FLASH的基本結(jié)構(gòu)130
9.3.2 NAND Flash訪問方法132
9.4 FLASH存儲器控制133
9.4.1 Flash擦除133
9.4.2 Flash無效塊檢測136
9.4.3 Flash頁編程139
9.4.4 Flash讀操作142
習題146
第10章 異步串行通信（UART）模塊設(shè)計147
10.1 UART協(xié)議簡介147
10.1.1 UART接口標準147
10.1.2 UART通信協(xié)議148
10.2 UART協(xié)議控制器FPGA實現(xiàn)148
10.2.1 UART接口實現(xiàn)原理與方案149
10.2.2 波特率時鐘生成模塊設(shè)計150
10.2.3 數(shù)據(jù)接收/發(fā)送邏輯模塊設(shè)計150
10.2.4 數(shù)據(jù)奇偶校驗?zāi)K設(shè)計156
10.2.5 串并轉(zhuǎn)換模塊設(shè)計157
10.2.6 數(shù)據(jù)接收/發(fā)送FIFO模塊設(shè)計158
10.3 測試仿真與設(shè)計調(diào)試注意事項159
10.3.1 測試仿真159
10.3.2 設(shè)計調(diào)試注意事項160
習題161
第11章 數(shù)字電路開發(fā)常用設(shè)計方法162
11.1 毛刺現(xiàn)象及消除方法162
11.2 幾種邏輯器件及信號置位清除方法163
11.2.1 觸發(fā)器及鎖存器163
11.2.2 信號置位清除方法165
11.3 數(shù)字電路中的同步設(shè)計165
11.4 數(shù)字電路時延電路產(chǎn)生及用法167
11.5 數(shù)字電路中的時鐘設(shè)計167
11.5.1 全局時鐘168
11.5.2 門控制時鐘168
11.5.3 多級邏輯時鐘168
11.5.4 行波時鐘168
11.5.5 多時鐘系統(tǒng)169
習題171
參考文獻172
書單推薦
