FPGA/CPLD應(yīng)用技術(shù)-第2版-(Verilog語言版)
定 價：43 元
叢書名：全國高等職業(yè)教育規(guī)劃教材.精品與示范系列
- 作者：王靜霞 主編
- 出版時間：2014/7/1
- ISBN：9787121238260
- 出 版 社：電子工業(yè)
- 中圖法分類：TP332.1;TP312
- 頁碼：518000
- 紙張：
- 版次：1
- 開本：16開
本書在第1版得到廣大院校老師認可與選用的基礎(chǔ)上，按照最新的職業(yè)教育教學(xué)改革要求，結(jié)合近幾年的課程改革成果，以及作者多年的校企合作經(jīng)驗進行修訂編寫。全書以工作任務(wù)為導(dǎo)向，系統(tǒng)地介紹數(shù)字系統(tǒng)設(shè)計開發(fā)環(huán)境、可編程邏輯器件的結(jié)構(gòu)和開發(fā)工具軟件、Verilog HDL語言及其應(yīng)用、組合邏輯電路設(shè)計、時序邏輯電路設(shè)計、數(shù)字系統(tǒng)的驗證、數(shù)字系統(tǒng)設(shè)計實踐等。
全書共安排了24個工作任務(wù)，由工作任務(wù)入手，引入相關(guān)的知識點，通過技能訓(xùn)練引出相關(guān)概念、設(shè)計技巧，體現(xiàn)做中學(xué)、學(xué)中練的教學(xué)思路與職業(yè)教育特色。
本書配有電子教學(xué)課件、習(xí)題參考答案、Verilog HDL代碼文件和精品課網(wǎng)站，詳見前言。
第1章 認識數(shù)字系統(tǒng)設(shè)計開發(fā)環(huán)境
教學(xué)導(dǎo)航
任務(wù)1 基于原理圖實現(xiàn)的基本門電路設(shè)計
1.1 Quartus Ⅱ集成開發(fā)環(huán)境
1.1.1 認識Quartus Ⅱ集成開發(fā)環(huán)境
1.1.2 Quartus Ⅱ集成開發(fā)環(huán)境的設(shè)計流程
1.1.3 常用可編程邏輯器件開發(fā)環(huán)境
任務(wù)2 基于原理圖實現(xiàn)的2選1數(shù)據(jù)選擇器設(shè)計
1.2 可編程邏輯器件
1.2.1 什么是可編程邏輯器件
1.2.2 簡單可編程邏輯器件
1.2.3 高密度可編程邏輯器件
1.2.4 可編程邏輯器件主要廠商
1.3 EDA技術(shù)
1.3.1 電子系統(tǒng)設(shè)計方法
1.3.2 FPGA/CPLD進行電路設(shè)計的一般流程
知識梳理與總結(jié)
習(xí)題1
第2章 Verilog設(shè)計基礎(chǔ)
教學(xué)導(dǎo)航
任務(wù)3 基于HDL實現(xiàn)的基本門電路設(shè)計
2.1 Verilog模塊結(jié)構(gòu)與數(shù)字系統(tǒng)設(shè)計流程
2.1.1 HDL的概念及特點
2.1.2 Verilog電路模塊的一般結(jié)構(gòu)
2.1.3 基于Verilog的系統(tǒng)設(shè)計流程
任務(wù)4 基于HDL實現(xiàn)的2選1數(shù)據(jù)選擇器設(shè)計
2.2 數(shù)據(jù)類型、常量及變量
2.2.1 標(biāo)識符
2.2.2 常量
2.2.3 變量及其數(shù)據(jù)類型
2.3 連續(xù)賦值語句及“? :”語句
2.3.1 持續(xù)賦值語句
2.3.2 “ ？ ：”語句
2.4 運算符及表達式
2.4.1 運算符
2.4.2 表達式
任務(wù)5 2位二進制數(shù)據(jù)比較器的設(shè)計
2.5 條件語句
2.5.1 if條件語句
2.5.2 case條件語句
2.6 循環(huán)語句
2.6.1 for語句
2.6.2 repeat語句
2.6.3 while語句
2.6.4 forever語句
任務(wù)6 4選1數(shù)據(jù)選擇器的設(shè)計
2.7 Verilog HDL的模塊調(diào)用
知識梳理與總結(jié)
習(xí)題2
第3章 組合邏輯電路設(shè)計
教學(xué)導(dǎo)航
任務(wù)7 三人表決器設(shè)計
3.1 組合邏輯電路設(shè)計基礎(chǔ)
3.1.1 組合邏輯電路的定義和基本特征
3.1.2 標(biāo)準CMOS組合邏輯電路結(jié)構(gòu)
3.1.3 典型組合邏輯電路設(shè)計方法
3.2 理解Verilog的并行語句
任務(wù)8 一位加法器的設(shè)計
3.3 運算部件及其設(shè)計方法
3.3.1 加法器
3.3.2 乘法器與除法器
任務(wù)9 3-8譯碼器的設(shè)計
3.4 Verilog語言的過程及用法
3.4.1 過程塊和過程語句
3.4.2 過程中的阻塞賦值與非阻塞賦值
3.4.3 基于過程塊的組合邏輯建模標(biāo)準
任務(wù)10 基于三態(tài)門的雙向端口設(shè)計
3.5 三態(tài)門的原理及其應(yīng)用
3.5.1 三態(tài)門電路
3.5.2 三態(tài)門電路應(yīng)用——多路選擇器設(shè)計
任務(wù)11 七段LED數(shù)碼管顯示電路設(shè)計
3.6 LED數(shù)碼管顯示電路及其設(shè)計方法
3.6.1 LED數(shù)碼管及其顯示電路
3.6.2 動態(tài)LED數(shù)碼管顯示電路設(shè)計
知識梳理與總結(jié)
習(xí)題3
第4章 時序邏輯電路設(shè)計
教學(xué)導(dǎo)航
任務(wù)12 上升沿檢測電路設(shè)計
4.1 時序邏輯電路基本概念
4.1.1 時序邏輯電路設(shè)計中的等效模型
4.1.2 觸發(fā)器的建立時間和保持時間
4.1.3 時序分析基礎(chǔ)
4.1.4 同步電路設(shè)計規(guī)則
任務(wù)13 帶異步復(fù)位/同步置位端的D觸發(fā)器設(shè)計
4.2 D觸發(fā)器及其設(shè)計方法
任務(wù)14 計數(shù)器設(shè)計
4.3 計數(shù)器及其設(shè)計方法
4.3.1 計數(shù)器基本概念
4.3.2 計數(shù)器設(shè)計方法
任務(wù)15 分頻器設(shè)計
4.4 分頻器及其設(shè)計方法
4.4.1 2的整數(shù)次冪的分頻器設(shè)計
4.4.2 偶數(shù)分頻電路設(shè)計
4.4.3 占空比為1：16的分頻電路設(shè)計
4.4.4 奇數(shù)分頻電路設(shè)計
任務(wù)16 流水燈設(shè)計
4.5 數(shù)據(jù)寄存器及其設(shè)計方法
4.5.1 數(shù)據(jù)寄存器設(shè)計
4.5.2 移位數(shù)據(jù)寄存器設(shè)計
任務(wù)17 采用狀態(tài)機實現(xiàn)序列檢測器設(shè)計
4.6 狀態(tài)機及其設(shè)計方法
4.6.1 狀態(tài)機的基本概念
4.6.2 狀態(tài)機的幾種描述方法
知識梳理與總結(jié)
習(xí)題4
第5章 數(shù)字系統(tǒng)的驗證
教學(xué)導(dǎo)航
任務(wù)18 跑表的設(shè)計及驗證
5.1 Modelsim仿真工具
5.2 使用Modelsim進行功能仿真
5.2.1 Modelsim的運行方式
5.2.2 Modelsim仿真步驟
5.3 Testbench設(shè)計方法
5.3.1 Testbench基本結(jié)構(gòu)
5.3.2 簡單CPU接口激勵產(chǎn)生方式
5.3.3 仿真結(jié)果分析
5.3.4 常用產(chǎn)生激勵描述方式
5.4 常用的Verilog測試語句
知識梳理與總結(jié)
習(xí)題5
第6章 數(shù)字系統(tǒng)設(shè)計實踐
任務(wù)19 簡易數(shù)字鐘設(shè)計
任務(wù)20 可編程多彩霓虹燈設(shè)計
任務(wù)21 小型運算器設(shè)計
任務(wù)22 多功能密碼鎖設(shè)計
任務(wù)23 交通燈控制器設(shè)計
任務(wù)24 智能賽道計時器設(shè)計
任務(wù)25 自動售貨機設(shè)計
隨著微電子技術(shù)的快速發(fā)展，可編程邏輯器件應(yīng)用技術(shù)得到了廣泛應(yīng)用，社會各行業(yè)對本專業(yè)技術(shù)人員的需求數(shù)量逐年提高。可編程邏輯器件作為現(xiàn)代電子設(shè)計最新技術(shù)的結(jié)晶,融合了應(yīng)用電子技術(shù)、計算機技術(shù)、信息處理及智能化技術(shù)的最新成果，由計算機自動完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作，從而實現(xiàn)電子產(chǎn)品設(shè)計的自動化。這一技術(shù)極大地提高了電路設(shè)計的效率和可靠性，減輕了設(shè)計者的勞動強度，加快了當(dāng)今社會向數(shù)字化社會的進程，許多院校根據(jù)行業(yè)發(fā)展需要都開設(shè)了這門課程。
深圳職業(yè)技術(shù)學(xué)院可編程邏輯器件應(yīng)用技術(shù)課程組的教師經(jīng)過多年的教學(xué)改革實踐與校企合作，于2008年將該課程建設(shè)成為國家電子教指委精品課程。結(jié)合近幾年的課程改革成果，本書基于工作任務(wù)進行內(nèi)容設(shè)計，共安排24個工作任務(wù)，由工作任務(wù)入手，引入相關(guān)的知識點，通過技能訓(xùn)練引出相關(guān)概念、設(shè)計技巧，體現(xiàn)做中學(xué)、學(xué)中練的教學(xué)思路與職業(yè)教育特色。實踐部分有理論分析，理論部分以實踐作為依托，理論與實踐融為一體，互相補充，循環(huán)深入。
所有任務(wù)均采用Verilog HDL語言設(shè)計代碼實現(xiàn)。目前，電子設(shè)計行業(yè)常用的兩種硬件描述語言是VHDL和Verilog HDL，這兩種語言都應(yīng)用得比較廣泛，其中，Verilog HDL的語言規(guī)則非常接近C語言，大多數(shù)工程師都可以迅速上手，因而擁有更多的用戶，本書就是采用Verilog HDL完成所有的設(shè)計任務(wù)的。提醒:本書中軟件繪制原圖的部分元件或電路符號與國家標(biāo)準不完全一致,請注意區(qū)別;為與代碼敘述一致,正文中部分變量排為正體。
本書任務(wù)設(shè)計逐層遞進、由易到難，體現(xiàn)了可操作性和擴展性,根據(jù)難度和綜合性可劃分為四個層次。第一層包括第1章，它是本書與傳統(tǒng)數(shù)字電路知識的銜接部分，兩個任務(wù)均采用傳統(tǒng)的原理圖設(shè)計方法，并引入了現(xiàn)代數(shù)字系統(tǒng)設(shè)計環(huán)境，包括可編程邏輯器件硬件系統(tǒng)和常用EDA軟件設(shè)計平臺，通過硬件設(shè)計載體和軟件設(shè)計平臺的學(xué)習(xí)，了解各種可編程邏輯器件的電路結(jié)構(gòu)、工作原理，掌握EDA工具軟件的使用方法，是EDA技術(shù)學(xué)習(xí)的第一步；第二層包括第2章，在第1章的基礎(chǔ)上，把設(shè)計任務(wù)改為采用硬件描述語言進行數(shù)字系統(tǒng)設(shè)計，在任務(wù)中引入硬件描述語言的概念及語法知識點；第三層包括第3~5章，以大量的任務(wù)和實例介紹采用Verilog語言進行數(shù)字系統(tǒng)設(shè)計的基本步驟、方法與技巧；第四層包括第6章，從綜合應(yīng)用的角度，給出6個綜合設(shè)計項目，具有很強的實踐性和可操作性。以上四個層次，從內(nèi)容上看，實例引導(dǎo)，前后呼應(yīng)；從結(jié)構(gòu)上看，層層遞進，深入淺出。
本書內(nèi)容精煉，避免長篇大論；語言通俗易懂，引入與實踐相關(guān)的圖、表、提示、警告等內(nèi)容，易于教學(xué)，實用性強；參考學(xué)時約為80學(xué)時，在使用時各院�？筛鶕�(jù)具體教學(xué)情況對內(nèi)容和學(xué)時安排進行適當(dāng)調(diào)整。
本書由王靜霞任主編，對本書進行總體策劃、編寫指導(dǎo)及全書統(tǒng)稿；余菲和溫國忠任副主編，協(xié)助完成以上工作。具體編寫分工為王靜霞編寫第1章，劉俐編寫第2章，余菲編寫第3章和第6章，溫國忠編寫第4、5章。
為了方便教師教學(xué)，本書配有電子教學(xué)課件、習(xí)題參考答案和Verilog HDL代碼文件等，請有此需要的教師登錄華信教育資源網(wǎng)（http://www.hxedu.com.cn）免費注冊后進行下載，有問題時請在網(wǎng)站留言或與電子工業(yè)出版社聯(lián)系（E-mail:hxedu@phei.com.cn）。讀者也可通過該精品課網(wǎng)站（http://jpkc1.szpt.edu.cn/2008/ljqj/）瀏覽和參考更多的教學(xué)資源。
由于時間緊迫和編者水平有限，書中的錯誤和缺點在所難免，熱忱歡迎讀者對本書提出批評和建議。
書單推薦
