一久久香蕉国产线看观看 ,男生女生一起差差差

本書根據(jù)FPGA/Verilog HDL技術(shù)的應(yīng)用現(xiàn)狀，結(jié)合作者多年的教學(xué)經(jīng)驗(yàn)總結(jié)，以理論基礎(chǔ)聯(lián)系工程設(shè)計(jì)應(yīng)用，循序漸進(jìn)地對(duì)FPGA/Verilog HDL技術(shù)基礎(chǔ)、工程應(yīng)用案例進(jìn)行詳盡的介紹，使得讀者通過(guò)學(xué)習(xí),能夠從事相關(guān)技術(shù)的研發(fā)工作。全書分為8章，主要介紹了FPGA技術(shù)，Verilog HDL語(yǔ)法基礎(chǔ)，Verilog HDL設(shè)計(jì)進(jìn)階，Quartus及Modelsim設(shè)計(jì)工具,FPGA系統(tǒng)設(shè)計(jì)實(shí)例，時(shí)序約束分析及實(shí)例講解，Quartus與Matlab協(xié)同設(shè)計(jì)舉例,SOPC系統(tǒng)設(shè)計(jì)及舉例。前半部分的基礎(chǔ)知識(shí)章節(jié)列舉了大量的例題，并且對(duì)易犯錯(cuò)的語(yǔ)句、語(yǔ)法進(jìn)行對(duì)比講解，后半部分的工程設(shè)計(jì)實(shí)例章節(jié)詳細(xì)說(shuō)明了操作的每一個(gè)步驟，并且配有相應(yīng)的插圖，*后還對(duì)設(shè)計(jì)結(jié)果進(jìn)行了簡(jiǎn)要分析。本書可作為高等院校通信工程、自動(dòng)化控制工程、電子工程及其他相近專業(yè)本、�？粕慕滩�，也可供相應(yīng)的工程技術(shù)人員和科研人員參考。

序言
電子技術(shù)的發(fā)展日新月異，從早期的基于晶體管和中小規(guī)模集成電路的設(shè)計(jì)轉(zhuǎn)變?yōu)槿缃竦囊源笠?guī)模集成電路為核心的SOC設(shè)計(jì)；從以硬件為主的簡(jiǎn)單電路設(shè)計(jì)轉(zhuǎn)變?yōu)橐訣DA軟件編程技術(shù)為主的復(fù)雜系統(tǒng)設(shè)計(jì)。數(shù)字電子技術(shù)的設(shè)計(jì)更是如此，從早期的以51單片機(jī)為主、基于匯編語(yǔ)言編程的設(shè)計(jì)，轉(zhuǎn)變?yōu)槿缃褚訟RM、DSP、FPGA為核心，基于高級(jí)軟硬件語(yǔ)言編程的電路設(shè)計(jì)，這些轉(zhuǎn)變不過(guò)短短一二十年。早期的電子設(shè)計(jì)中，F(xiàn)PGA由于其并行執(zhí)行的能力強(qiáng)，因此一般用在高速信息處理的場(chǎng)合，例如圖像、視頻數(shù)據(jù)采集與處理。隨著FPGA集成度的提高、大量軟核的開發(fā)，F(xiàn)PGA體現(xiàn)出越來(lái)越多的靈活性，使用的場(chǎng)合也越來(lái)越廣。以前，以ARM為控制核心，DSP做信號(hào)處理，F(xiàn)PGA做高速采集的設(shè)計(jì)思路，現(xiàn)在可用軟核的形式全部集成在一塊FPGA芯片中，使得硬件系統(tǒng)的集成化程度變得越來(lái)越高。基于上述優(yōu)勢(shì)，F(xiàn)PGA的應(yīng)用領(lǐng)域也變得越來(lái)越寬，智能汽車、工業(yè)控制、軍事航空、消費(fèi)電子、信息通信等領(lǐng)域?qū)PGA的依賴程度變得越來(lái)越高。FPGA的設(shè)計(jì)主要以基于硬件描述語(yǔ)言的EDA設(shè)計(jì)方法為主，在復(fù)雜的系統(tǒng)中，也可以采用構(gòu)建嵌入式處理器加外圍接口電路的SOPC等設(shè)計(jì)方法。本書的編寫主要以FPGA的硬件描述語(yǔ)言為核心，并通過(guò)大量實(shí)例介紹綜合系統(tǒng)的設(shè)計(jì)方法。全書共分為8章，主要內(nèi)容如下：第1章主要介紹FPGA的開發(fā)方法和工具，以及該技術(shù)的發(fā)展趨勢(shì)。第2章主要介紹Verilog HDL的基礎(chǔ)語(yǔ)法結(jié)構(gòu)和相應(yīng)的設(shè)計(jì)實(shí)例。第3章主要介紹Quartus Ⅱ及Modelsim設(shè)計(jì)工具的使用方法。第4章主要介紹Verilog HDL如何應(yīng)用在組合邏輯電路和時(shí)序邏輯電路設(shè)計(jì)中，同時(shí)介紹了狀態(tài)機(jī)的設(shè)計(jì)。第5章主要介紹基于Verilog HDL的設(shè)計(jì)實(shí)例，包含按鍵接口、LCD控制、A/D采集等常用模塊的FPGA實(shí)現(xiàn)。第6章主要介紹時(shí)序約束的意義及方法，并通過(guò)實(shí)例進(jìn)行詳細(xì)說(shuō)明。第7章主要介紹Quartus與Matlab協(xié)同設(shè)計(jì)方法，并通過(guò)4個(gè)實(shí)例進(jìn)行詳細(xì)說(shuō)明。第8章主要介紹SOPC的基本概念，并通過(guò)實(shí)例介紹SOPC的設(shè)計(jì)流程。通過(guò)本書的學(xué)習(xí)，讀者將能夠獨(dú)立地運(yùn)用Verilog HDL硬件描述語(yǔ)言及相關(guān)EDA軟件實(shí)現(xiàn)FPGA的系統(tǒng)設(shè)計(jì)。本書由成都理工大學(xué)工程技術(shù)學(xué)院的李勇、何勇、朱晉、孟照偉4位教師共同編寫完成。其中李勇老師主要負(fù)責(zé)全書的籌劃、統(tǒng)稿等工作，并負(fù)責(zé)編寫本書的第1、6、7章；何勇老師負(fù)責(zé)編寫本書的第3、5、8章；朱晉老師主要編寫本書的第2章；孟照偉老師主要編寫本書的第4章。在本書的編寫過(guò)程中，成都理工大學(xué)工程技術(shù)學(xué)院電子信息與計(jì)算機(jī)工程系的系主任柳建博士和其他同仁給予了大力支持，在此表示感謝。另外，編者還引用了其他相關(guān)文獻(xiàn)和網(wǎng)絡(luò)資源，在此對(duì)其相應(yīng)的學(xué)者和作者表示衷心的感謝！由于編者水平有限，書中不妥之處在所難免，請(qǐng)廣大讀者批評(píng)指正，我們將作進(jìn)一步完善。
編者2016年3月

你還可能感興趣

我要評(píng)論