本書是電子設計自動化(EDA)技術(shù)的基礎(chǔ)教材。全書共7章，主要內(nèi)容包括：EDA技術(shù)概述與可編程邏輯器件、工具軟件MAX?+?plus Ⅱ / Quartus Ⅱ、工具硬件SOPC簡介、Verilog HDL硬件描述語言、VHDL硬件描述語言、程序設計實例、EDA實驗及課程設計。
本書作為電子信息類專業(yè)EDA技術(shù)基礎(chǔ)教材，以基礎(chǔ)知識適度與結(jié)構(gòu)體系鮮明為編寫原則，注意了各部分知識的活化聯(lián)系，重點突出，難度適中�？紤]到應用型本科院校的特點和實際情況，對例題與習題做了精選，在保證必要的基本訓練的基礎(chǔ)上，適當降低其難度，努力拓寬知識面，盡量反映最新科技發(fā)展概況。
本書適合作為高等院校電子信息類專業(yè)相關(guān)課程的教材，也可作為高職高專院校電子設計自動化課程的教材或參考書，還可作為自學考試或函授教材。
★ 本書作者精心制作了配套課件與課程資源可供老師選用(在出版社網(wǎng)站下載)。
本書內(nèi)容符合教育部“高等教育面向21世紀教學內(nèi)容和課程體系改革計劃”的基本要求，是編者在總結(jié)教學實踐經(jīng)驗的基礎(chǔ)上，為高等工科院校電子信息類專業(yè)編寫的EDA課程（或可編程邏輯器件設計課程）教材。本書內(nèi)容包括EDA技術(shù)概述與可編程邏輯器件、工具軟件MAX+plusII／QuartusII、工具硬件SOPC簡介、VerilogHDL硬件描述語言、VHDL硬件描述語言、程序設計實例、EDA實驗及課程設計，主要介紹常見的可編程邏輯器件、常用的設計軟件MAX+plusII／QuartusII、硬件描述語言VerilogHDL和VHDL以及EDA技術(shù)的實際應用。
本書由三所高校的教師在四年教學改革的基礎(chǔ)上，總結(jié)、提煉、豐富、改編現(xiàn)有教材而完成，目的就是幫助讀者學會設計數(shù)字系統(tǒng)的硬件描述語言，并熟悉工具軟件MAX+plusII和QuartusII。在編寫過程中我們力求突出以下特點：
�。�1）有關(guān)EDA技術(shù)及可編程邏輯器件只做簡單的介紹，因為有大量的資料可以供讀者參考，只是出于完整性的考慮在教材中適當體現(xiàn)。
�。�2）語言通俗易懂，內(nèi)容力求精練，避免晦澀難懂的敘述。
�。�3）教材中涉及的實例力求簡單明了，針對性強。
當然，要想達到很高的設計水平，還需要讀者進行更專業(yè)的培訓和訓練。一本教材不能解決所有的問題，本書僅供讀者入門學習之用，能起到拋磚引玉之功效是作者的心愿。
本書是面向電子信息類專業(yè)的教材，根據(jù)我們教學的實踐，建議理論授課學時數(shù)為32學時，實踐課程為16學時，課程設計為16學時。不同院校可以根據(jù)自身的實際需求對書中內(nèi)容加以取舍。當然，不僅僅局限于本書給出的實驗和設計題目，根據(jù)學生掌握的難易程度，教師也可以自行設計其他題目。
本書由三所高校老師聯(lián)合編寫，重慶郵電大學移通學院何春燕老師編寫第2章、第5章，重慶三峽學院電子與信息工程學院劉毓副教授編寫第4章、第7章，重慶郵電大學移通學院黃穎老師編寫第1章，重慶工程職業(yè)技術(shù)學院電氣工程學院李生好副教授編寫第3章，重慶郵電大學移通學院高飛副教授編寫第6章。全書由何春燕老師統(tǒng)稿、定稿。
由于編者水平有限，書中難免有不足和考慮不周之處，敬請使用本書的師生與其他讀者批評指正，以便修訂時改進。
非常感謝所有關(guān)心本書編寫的學校領(lǐng)導、同事給予我們的支持與幫助。
第1章 EDA技術(shù)概述與可編程邏輯器件
1．1 EDA技術(shù)
1．1．1 EDA技術(shù)的含義
1．1．2 EDA技術(shù)的發(fā)展歷程
1．1．3 EDA的應用
1．1．4 EDA技術(shù)的發(fā)展趨勢
1．2 EDA軟件系統(tǒng)的構(gòu)成
1．2．1 電子電路設計與仿真工具
1．2．2 PCB設計軟件
1．2．3 IC設計軟件
1．2．4 PLD設計工具
1．2．5 其他EDA軟件
1．3 硬件描述語言
1．3．1 HDL的發(fā)展歷程
1．3．2 HDL的特點
1．3．3 VHDL系統(tǒng)設計的特點及優(yōu)勢
1．3．4 Verilog HDL的優(yōu)點
1．4 可編程邏輯器件
1．4．1 可編程邏輯器件概述
1．4．2 PLD的分類
1．4．3 PLD產(chǎn)品介紹
1．4．4 PLD的配置
1．4．5 可編程邏輯器件的發(fā)展歷史及未來趨勢
第2章 工具軟件MAx+plus II／Quartus II
2．1 常用軟件
2．2 MAX+plus II軟件的使用
2．3 MAX+plus II原理圖輸入使用示例
2．3．1 建立文件
2．3．2 編譯環(huán)節(jié)
2．3．3 功能仿真設計文件
2．3．4 編程下載設計文件
2．4 Quarlus II軟件的使用
2．4．1 建立工程
2．4．2 設計輸入
2．4．3 電路仿真
第3章 工具硬件SOPC簡介
3．1 EDA／SOPC開發(fā)系統(tǒng)
3．2 硬件使用驗證示例
3．2．1 建立工程
3．2．2 選擇器件
3．2．3 新建VHDL文件
3．2．4 編譯環(huán)節(jié)
3．2．5 仿真功能設計文件
3．2．6 編程下載文件
3．2．7 硬件結(jié)果觀察
第4章 Verilog HDL硬件描述語言
4．1 Verilog的基本語法
4．1．1 簡單的Verilog HDL膜塊
4．1．2 數(shù)據(jù)類型及其常量、變量
4．1．3 Verilog HDL操作符
4．1．4 過程語句
4．1．5 賦值語句
4．1．6 塊語句
4．1．7 條件語句
4．1．8 選擇語句
4．1．9 循環(huán)語句
4．2 Verilog HDL的描述風格
4．2．1 結(jié)構(gòu)型描述
4．2．2 數(shù)據(jù)流型描述
4．2．3 行為型描述
4．3 Verilog HDL的任務與函數(shù)
4．3．1 任務（Task）
4．3．2 函數(shù)（Function）
4．3．3 任務和函數(shù)的聯(lián)系與區(qū)別
4．3．4 系統(tǒng)自定義任務和函數(shù)
第5章 VHDL硬件描述語言
5．1 VHDL程序結(jié)構(gòu)
5．1．1 庫（LIBRARY）
5．1．2 程序包（PACKAGE）
5．1．3 實體（ENTITY）
5．1．4 結(jié)構(gòu)體（ARCHITECn5RE）
5．1．5 塊語句結(jié)構(gòu)（BLOCK）
5．1．6 進程（PROCESS）
5．1．7 子程序（SUBPROGRAM）
5．1．8 配置（CONFIGURATION）
5．2 VHDL語言要素
5．2．1 VHDL文字規(guī)則
5．2．2 VHDL數(shù)據(jù)對象
5．2．3 VHDL數(shù)據(jù)類型
5．2．4 VHDL操作符
5．3 VHDL順序語句
5．3．1 賦值語句
5．3．2 流程控制語句
5．3．3 WAIT語句
5．3．4 子程序調(diào)用語句
5．3．5 返回語句（RETURN）
5．3．6 空操作語句（NIULL）
5．4 VHDL并行語句
5．4．1 進程語句
5．4．2 塊語句
5．4．3 并行信號賦值語句
5．4．4 并行過程調(diào)用語句
5．4．5 元件例化語句
5．4．6 類屬映射語句
5．4．7 生成語句
5．5 VHDL描述風格
5．5．1 行為描述
5．5．2 數(shù)據(jù)流描述
5．5．3 結(jié)構(gòu)描述
5．6 仿真
5．6．1 VHDL仿真
5．6．2 VHDL系統(tǒng)級仿真
5．7 綜合
5．7．1 VHDL綜合
5．7．2 優(yōu)化技術(shù)
5．7．3 調(diào)度和分配
5．7．4 綜合器
第6章 程序設計實例
6．1 Veritog程序?qū)嵗?br />
6．1．1 常見組合邏輯電路的設計
6．1．2 常見時序邏輯電路的設計
6．1．3 Verilog綜合設計實例
6．2 VHDL程序?qū)嵗?br />
第7章 EDA實驗及課程設計
7．1 課程實驗部分
7．1．1 MAX+plus II／Quartus II軟件圖形設計
實驗一 MAX+plus II／Quartus II軟件應用
實驗二 奇偶檢測電路設計
實驗三 同步計數(shù)器74161的應用
實驗四 數(shù)據(jù)選擇器74151的應用
實驗五 3→8譯碼器
7．1．2 MAX+plus II／Quartus II軟件VHDL設計
實驗六 VHDL欺件設計
實驗七 編碼器
實驗八 數(shù)據(jù)比較器
實驗九 組合邏輯電路的VHDL描述
實驗十 計數(shù)器
實驗十一 數(shù)字時鐘
7．2 課程設計部分
設計一 BCD碼加法器
設計二 四位全加器
設計三 出租車計費器
設計四 數(shù)字秒表
設計五 交通燈控制器
設計六 四人搶答器
設計七 四位并行乘法器
設計八 步長可變的加減法計數(shù)器
設計九 VGA彩條發(fā)生器
附錄 試驗箱接口資源I／O對照表
參考文獻
書單推薦
