本書全面論述了模擬集成電路版圖設(shè)計(jì)中涉及的各種問題及研究成果。書中首先介紹半導(dǎo)體器件物理、制造、工藝、失效機(jī)制等內(nèi)容；接著介紹模擬集成電路設(shè)計(jì)所采用的3種典型工藝：標(biāo)準(zhǔn)雙極工藝、多晶硅柵CMOS工藝和模擬BiCMOS工藝；探討無源器件的設(shè)計(jì)與匹配性問題，如電阻、電容、電感，以及電阻與電容的匹配；并探討二極管、雙極型晶體管和場效應(yīng)晶體管的設(shè)計(jì)與應(yīng)用，以及某些專門領(lǐng)域的內(nèi)容，包括合并器件、保護(hù)環(huán)、單層互聯(lián)、構(gòu)建焊盤環(huán)、ESD結(jié)構(gòu)等。
Contents
目 錄
Chapter 1 Device Physics 器件物理 1
1.1 Semicondu*o* 半導(dǎo)體 1
1.1.1 Gener*ion and Rebin*ion 產(chǎn)生與復(fù)合 4
1.1.2 Extrinsic Semicondu*o* 非本征（雜質(zhì)）半導(dǎo)體 6
1.1.3 Diffusion and Drift 擴(kuò)散和漂移 9
1.2 PN Jun*ions PN結(jié) 11
1.2.1 Depletion Regions 耗盡區(qū) 11
1.2.2 PN Diodes PN結(jié)二極管 13
1.2.3 Schottky Diodes 肖特基二極管 16
1.2.4 Zener Diodes 齊納二極管 18
1.2.5 O*ic Conta*s 歐姆接觸 19
1.3 Bipolar Jun*ion Transisto* 雙極型晶體管 21
1.3.1 Beta β值 23
1.3.2 I-V Chara*eristics I-V特性 24
1.4 MOS Transisto* MOS晶體管 25
1.4.1 Threshold Voltage 閾值電壓 27
1.4.2 I-V Chara*eristics I-V特性 29
1.5 JFET Transisto* JFET晶體管 32
1.6 Sum*ry 小結(jié) 34
1.7 Exercises 習(xí)題 35
Chapter 2 Semicondu*or Fabric*ion 半導(dǎo)體制造 37
2.1 Silicon Manufa*ure 硅制造 37
2.1.1 Crystal Growth 晶體生長 38
2.1.2 Wafer Manufa*uring 晶圓制造 39
2.1.3 The Crystal Stru*ure of Silicon 硅的晶體結(jié)構(gòu) 39
2.2 Photolithography 光刻技* 41
2.2.1 Photoresists 光刻膠 41
2.2.2 Photo*sks and Reticles 光掩模和掩模版 42
2.2.3 P*terning 光刻 43
2.3 Ode Growth and Removal 氧化物生長和去除 43
2.3.1 Ode Growth and Deposition 氧化物生長和淀積 44
2.3.2 Ode Removal 氧化物去除 45
2.3.3 Other Effe*s of Ode Growth and Removal 氧化物生長和去除的其他效應(yīng) 47
2.3.4 Local Od*ion of Silicon (LOCOS) 硅的局部氧化 49
2.4 Diffusion and Ion Implant*ion 擴(kuò)散和離子注入 50
2.4.1 Diffusion 擴(kuò)散 51
2.4.2 Other Effe*s of Diffusion 擴(kuò)散的其他效應(yīng)53
2.4.3 Ion Implant*ion 離子注入 55
2.5 Silicon Deposition and Etching 硅淀積和刻蝕 57
2.5.1 Epitaxy 外延 57
2.5.2 Polysilicon Deposition 多晶硅淀積 59
2.5.3 Diele*ric Isol*ion 介質(zhì)隔離 60
2.6 Metalliz*ion 金屬化 62
2.6.1 Deposition and Removal of Aluminum 鋁淀積及去除 63
2.6.2 Refra*ory Barrier Metal 難熔阻擋金屬 65
2.6.3 Silicid*ion 硅化 67
2.6.4 Interlevel Ode, Interlevel Nitride, and Prote*ive Overco*
夾層氧化物，夾層氮化物和保護(hù)層 69
2.6.5 Copper Metalliz*ion 銅金屬化 71
2.7 Assembly 組裝 73
2.7.1 Mount and Bond 安裝與鍵合 74
2.7.2 Packaging 封裝 77
2.8 Sum*ry 小結(jié) 78
2.9 Exercises 習(xí)題 78
Chapter 3 Represent*ive Processes 典型工藝 80
3.1 Standard Bipolar 標(biāo)準(zhǔn)雙極工藝 81
3.1.1 Essential Fe*ures 本征特性 81
3.1.2 Fabric*ion Sequence 制造順序 82
3.1.3 Available Devices 可用器件 86
3.1.4 Process Extensions 工藝擴(kuò)展 93
3.2 Polysilicon-G*e CMOS 多晶硅柵CMOS工藝 96
3.2.1 Essential Fe*ures 本質(zhì)特征 97
3.2.2 Fabric*ion Sequence 制造順序 98
3.2.3 Available Devices 可用器件 104
3.2.4 Process Extensions 工藝擴(kuò)展 109
3.3 Analog BiCMOS 模擬BiCMOS 114
3.3.1 Essential Fe*ures 本質(zhì)特征 115
3.3.2 Fabric*ion Sequence 制造順序 116
3.3.3 Available Devices 可用器件 121
3.3.4 Process Extensions 工藝擴(kuò)展 125
3.4 Sum*ry 小結(jié) 130
3.5 Exercises 習(xí)題 131
Chapter 4 Failure Mechanisms 失效機(jī)制 133
4.1 Ele*rical Ove*tress 電過應(yīng)力 133
4.1.1 Ele*rost*ic Discharge (ESD) 靜電漏放 134
4.1.2 Ele*romigr*ion 電遷徙 136
4.1.3 Diele*ric Breakdown 介質(zhì)擊穿 138
4.1.4 The Antenna Effe* 天線效應(yīng) 141
4.2 Contamin*ion 玷污 143
4.2.1 Dry Corrosion 干法腐蝕 144
4.2.2 Mobile Ion Contamin*ion 可動(dòng)離子玷污 145
4.3 Surface Effe*s 表面效應(yīng) 148
4.3.1 Hot Carrier In*e*ion 熱載流子注入 148
4.3.2 Zener Walkout 齊納蠕變 151
4.3.3 Avalanche-Induced Beta Degrad*ion 雪崩誘發(fā)β衰減 153
4.3.4 Neg*ive Bias Temper*ure Instability 負(fù)偏置溫度不穩(wěn)定性 154
4.3.5 Parasitic Channels and Charge Spreading 寄生溝道和電荷分散 156
4.4 Parasitics 寄生效應(yīng) 164
4.4.1 Substr*e Debiasing 襯底去偏置
書單推薦
