第1章　集成電路及版圖設計概念、方法與工具 1
1.1　集成電路的制造和設計概念 2
1.1.1　集成電路的概念與產(chǎn)品 2
1.1.2　集成電路的制造流程 3
1.1.3　集成電路的設計要求 4
1.1.4　集成電路的設計流程 5
1.1.5　集成電路設計的分類 5
1.2　集成電路版圖設計的概念和方法 6
1.3　集成電路版圖設計工具 8
1.3.1　集成電路版圖的識別 8
1.3.2　集成電路版圖分析軟件 9
1.3.3　全定制版圖設計軟件 9
1.3.4　標準單元版圖設計軟件 9
1.3.5　版圖驗證及工具 10
思考與練習題1 11

第2章　UNIX/Linux操作系統(tǒng)和虛擬機的使用 12
2.1　集成電路設計的環(huán)境 13
2.1.1　工作站與PC 13
2.1.2　UNIX與Linux系統(tǒng) 13
2.2　常用集成電路設計系統(tǒng) 15
2.2.1　使用工作站服務器上的Linux版本軟件 15
2.2.2　使用PC服務器上的軟件 17
2.3　虛擬機系統(tǒng) 17
2.3.1　虛擬機的啟動和關閉 18
2.3.2　PC本機數(shù)據(jù)和虛擬機之間的數(shù)據(jù)傳遞 19
2.4　Linux常用命令和編輯工具 22
2.4.1　Linux常用命令 22
2.4.2　文本編輯器 22
思考與練習題2 24

第3章　集成電路設計軟件基本操作 25
3.1　Cadence軟件的啟動及設置 26
3.1.1　啟動Cadence軟件 26
3.1.2　啟動設置 27
3.2　庫文件的建立 28
3.2.1　庫和庫文件 28
3.2.2　建立庫的兩種方法 29
3.3　Library管理和報警處理 30
思考與練習題3 34

第4章　常見元器件的版圖 38
4.1　電阻版圖 36
4.1.1　集成電路中電阻的計算與繪制 36
4.1.2　版圖中電阻的分類 37
4.2　電容版圖 39
4.2.1　集成電路中電容的測算 39
4.2.2　MOS集成電路中常用的電容 41
4.3　二極管、三極管版圖 42
4.3.1　二極管版圖 42
4.3.2　三極管版圖 43
4.4　MOS場效應管的結(jié)構(gòu)和版圖 44
4.4.1　MOS場效應管的結(jié)構(gòu) 44
4.4.2　MOS場效應管版圖 44
思考與練習題4 45

第5章　CMOS基本邏輯門的版圖設計與驗證 46
5.1　基本邏輯門schematic電路設計 47
5.1.1　基本邏輯門的工作原理 47
5.1.2　基本邏輯門的電路圖繪制 49
5.2　CMOS反相器版圖繪制 53
5.2.1　版圖的設計規(guī)則 53
5.2.2　建立版圖文件 55
5.2.3　繪制版圖 56
5.3　反相器版圖提取及物理驗證 62
5.3.1　版圖設計規(guī)則驗證DRC 62
5.3.2　版圖提取EXT 65
5.3.3　電路版圖對比LVS 66
5.4　CMOS與非門版圖繪制 68
5.4.1　設計單元庫的建立 68
5.4.2　元器件的擺放和布局布線 69
5.5　與非門版圖物理驗證 71
5.5.1　與非門版圖DRC驗證 71
5.5.2　與非門版圖的提取與LVS 72
5.5.3　版圖中標簽與Pin端口的添加 73
5.5.4　利用LVS驗證工具分析版圖網(wǎng)表 76
5.6　CMOS或非門版圖繪制 77
思考與練習題5 78

第6章　CMOS復合邏輯門的版圖設計與驗證 79
6.1　CMOS復合邏輯門的電路設計 80
6.1.1　三端和四端MOS器件 80
6.1.2　復合邏輯門的初步設計 81
6.1.3　復合邏輯門的優(yōu)化設計 82
6.2　CMOS復合邏輯門的版圖繪制 83
6.2.1　MOS器件的襯底電位版圖實現(xiàn) 83
6.2.2　LSW圖層的添加和修改 85
6.2.3　復合邏輯門版圖的布局、布線方法 89
6.2.4　根據(jù)電路繪制復合邏輯門版圖 90
6.3　CMOS復合邏輯門的版圖驗證 90
6.3.1　版圖Dracula DRC驗證 91
6.3.2　版圖Dracula LVS驗證 97
6.4　其他類型CMOS復合邏輯門的版圖繪制 104
6.4.1　與或非門的版圖設計 104
6.4.2　或與非門的版圖設計 104
思考與練習題6 105

第7章　CMOS D觸發(fā)器的版圖設計與驗證 106
7.1　CMOS D觸發(fā)器電路設計 107
7.1.1　CMOS電路的symbol視圖建立 107
7.1.2　電路設計的層次化 109
7.1.3　低級電路層次視圖Descend View的觀察 111
7.1.4　與非門構(gòu)建CMOS D觸發(fā)器的電路原理 112
7.1.5　傳輸門與反相器構(gòu)建的主從邊沿觸發(fā)器 112
7.2　CMOS D觸發(fā)器和邊沿觸發(fā)器的版圖設計 115
7.2.1　CMOS D觸發(fā)器的版圖設計 115
7.2.2　CMOS邊沿觸發(fā)器的版圖設計 116
7.3　基于Calibre工具進行觸發(fā)器版圖驗證 116
7.3.1　Calibre工具的特點與支持產(chǎn)品 116
7.3.2　觸發(fā)器的Calibre DRC驗證 118
7.3.3　觸發(fā)器單元的Calibre LVS驗證 122
思考與練習題7 128

第8章　標準單元版圖設計 129
8.1　標準單元及布局布線基本原理 130
8.1.1　標準單元庫的基本概念 130
8.1.2　兩種基本布線原理 131
8.1.3　為滿足布局布線要求需遵循的規(guī)則及網(wǎng)絡概念 133
8.1.4　網(wǎng)格間距的確定 134
8.2　標準單元的建立原則 135
8.2.1　標準單元的高度和寬度原則 136
8.2.2　標準單元的其他原則 137
思考與練習題8 142

第9章　CMOS集成電路D508設計項目準備 143
9.1　D508設計項目總體情況與設計策略 144
9.1.1　D508設計項目的基本情況 144
9.1.2　D508項目的版圖設計策略 144
9.2　D508項目邏輯圖的準備 145
9.2.1　邏輯圖輸入工具啟動 145
9.2.2　一個傳輸門邏輯圖及符號的輸入流程 146
9.2.3　D508項目單元邏輯圖的準備 147
9.2.4　D508項目總體邏輯圖的準備 151
9.3　D508項目版圖設計準備 153
9.3.1　設計規(guī)則的準備 153
9.3.2　工藝文件的準備 154
9.3.3　顯示文件的準備 154
9.4　版圖設計步驟及操作 156
9.4.1　版圖輸入基本設置 156
9.4.2　反相器邏輯和工藝層次之間的關系 158
9.4.3　反相器的版圖輸入 160
9.5　高級版圖設計技術 162
9.5.1　層次化設計 162
9.5.2　利用PDK進行版圖設計 166
思考與練習題9 169

第10章　D508項目模擬部分的全定制版圖設計 170
10.1　模擬模塊的版圖設計 171
10.1.1　上電復位模塊的版圖設計 171
10.1.2　振蕩器模塊的版圖設計 174
10.1.3　上下拉電路的版圖設計 178
10.1.4　大驅(qū)動器的版圖設計 179
10.2　模擬部分版圖總拼及優(yōu)化 182
10.2.1　模擬部分版圖的總拼 182
10.2.2　為滿足工藝要求所做的優(yōu)化 183
10.3　芯片可靠性及I/O單元版圖設計 185
10.3.1　芯片的可靠性 185
10.3.2　I/O單元設計 187
思考與練習題10 195

第11章　D508項目標準單元的設計 197
11.1　標準單元的建立原則 198
11.1.1　pitch的確定 198
11.1.2　標準單元建立的考慮因素 199
11.1.3　標準單元建立的步驟和比較 200
11.2　邏輯門標準單元的設計 203
11.2.1　反相器單元設計 203
11.2.2　與非門單元設計 203
11.2.3　或非門單元設計 204
11.2.4　與或非門單元設計 205
11.2.5　或與非門單元設計 206
11.3　其他標準單元的設計 207
11.3.1　數(shù)據(jù)選擇器單元設計 207
11.3.2　鎖存器單元設計 208
11.3.3　觸發(fā)器單元設計 210
思考與練習題11 212

第12章　D508項目基于標準單元的布局布線 213
12.1　版圖整體布局的考慮 214
12.1.1　I/O PAD的布局 214
12.1.2　模塊的布局 215
12.2　項目電源/地線的規(guī)劃 215
12.2.1　電源/地線規(guī)劃的普遍原則 215
12.2.2　項目電源/地線的規(guī)劃圖 217
12.3　項目時鐘信號線的規(guī)劃 217
12.3.1　時鐘網(wǎng)絡的結(jié)構(gòu) 217
12.3.2　時鐘信號的規(guī)劃 218
12.4　為滿足布局布線要求所做的邏輯修改和版圖設計 218
12.4.1　延時單元 218
12.4.2　掩膜選項 220
12.4.3　數(shù)字模塊中的模擬單元 221
12.5　項目的布局布線 222
12.5.1　Astro布局布線的數(shù)據(jù)準備和流程 222
12.5.2　采用Astro進行布局布線 224
12.5.3　D508項目布局布線結(jié)果 228
12.6　項目的數(shù)據(jù)結(jié)構(gòu) 229
12.6.1　邏輯相關數(shù)據(jù) 229
12.6.2　版圖相關數(shù)據(jù) 230
12.7　項目的版圖數(shù)據(jù)處理 230
思考與練習題12 234