面向SOPC的FPGA設(shè)計(jì)與應(yīng)用
定 價(jià)：56 元
叢書名：電子信息工程設(shè)計(jì)與實(shí)踐系列
- 作者：楊軍等著
- 出版時(shí)間：2012/3/1
- ISBN：9787030336323
- 出 版 社：科學(xué)出版社
- 中圖法分類：TP332
- 頁碼：267
- 紙張：膠版紙
- 版次：1
- 開本：16K
本書詳細(xì)介紹了基于FPGA的SOPC嵌入式系統(tǒng)開發(fā)的方法與技巧。
全書共分9章，從基礎(chǔ)知識到應(yīng)用實(shí)例再到綜合總結(jié)，幫助讀者快速提高SOPC嵌入式系統(tǒng)開發(fā)能力和實(shí)戰(zhàn)經(jīng)驗(yàn)。
基礎(chǔ)知識部分第1～2章：簡要介紹了SOPC基礎(chǔ)知識和常用開發(fā)工具，并通過1個基本實(shí)驗(yàn)，幫助讀者鞏固基礎(chǔ)知識，熟悉軟件操作環(huán)境；
應(yīng)用實(shí)戰(zhàn)部分第3～8章：安排了6個實(shí)例設(shè)計(jì)，詳細(xì)介紹了SOPC項(xiàng)目開發(fā)的技術(shù)和技巧，深入的講解了開發(fā)方案與設(shè)計(jì)思路，并對設(shè)計(jì)過程中的重點(diǎn)和難點(diǎn)進(jìn)行了詳細(xì)講解和注釋，實(shí)例具有代表性，幫助讀者鞏固知識點(diǎn)、掌握SOPC開發(fā)技術(shù)，迅速提升讀者的設(shè)計(jì)能力。
綜合總結(jié)部分第9章：綜合SOPC開發(fā)技術(shù)，總結(jié)書中6個應(yīng)用開發(fā)實(shí)例以及編者多年來的開發(fā)經(jīng)驗(yàn)及遇到的問題，讓讀者在吸取經(jīng)驗(yàn)和技巧的同時(shí)迅速提升開發(fā)的實(shí)踐能力。
更多科學(xué)出版社服務(wù)，請掃碼獲取。
本書詳細(xì)介紹了基于FPGA的SOPC嵌入式系統(tǒng)開發(fā)的方法與技巧。全書共分8章, 第1-2章介紹SOPC的基礎(chǔ)知識和常用開發(fā)工具; 第3-7章通過5個經(jīng)典的實(shí)例設(shè)計(jì), 詳細(xì)介了SOPC項(xiàng)目開發(fā)的技術(shù)和技巧, 深入的講解了開發(fā)方案與設(shè)計(jì)思路, 并對設(shè)計(jì)過程中的重點(diǎn)和難點(diǎn)進(jìn)行了詳細(xì)講解和注釋; 第8章總結(jié)了作者多年的開發(fā)經(jīng)驗(yàn)和常見問題。
目錄
前言
第1章 項(xiàng)目開發(fā)環(huán)境介紹 1
1.1 軟件平臺 1
1.1.1 硬件開發(fā)工具Quartus II 8.0 1
1.1.2 ModelSim 6.0仿真工具 2
1.1.3 Nios II IDE 8.0軟件集成環(huán)境 2
1.2 硬件平臺 3
第2章 SOPC系統(tǒng)設(shè)計(jì)分析 4
2.1 SOPC技術(shù)簡介 4
2.1.1 SOPC技術(shù)的主要特點(diǎn) 4
2.1.2 SOPC技術(shù)的實(shí)現(xiàn)方式 5
2.1.3 SOPC系統(tǒng)的開發(fā)流程 7
2.2 Nios II概述 7
2.2.1 Nios II嵌入式處理器 7
2.2.2 Nios II處理器的特性 8
2.3 基于SOPC的Nios II處理器設(shè)計(jì) 9
2.3.1 SOPC Builder的功能 10
2.3.2 SOPC Builder的組成 11
2.3.3 SOPC Builder組件 15
2.4 SOPC開發(fā)流程 17
2.4.1 硬件部分設(shè)計(jì) 18
2.4.2 軟件部分設(shè)計(jì) 32
第3章 基于Avalon總線的PWM控制器 40
3.1 實(shí)例介紹 40
3.2 設(shè)計(jì)思路與原理 40
3.2.1 Avalon總線概述 40
3.2.2 基于Avalon總線的外設(shè) 42
3.2.3 PWM工作原理 43
3.2.4 系統(tǒng)整體結(jié)構(gòu) 44
3.3 硬件設(shè)計(jì) 44
3.3.1 PWM IP核設(shè)計(jì) 44
3.3.2 SOPC系統(tǒng)的創(chuàng)建 49
3.4 軟件設(shè)計(jì) 64
3.5 實(shí)例總結(jié) 68
第4章 基于Nios II的網(wǎng)絡(luò)通信 69
4.1 實(shí)例介紹 69
4.2 設(shè)計(jì)思路與原理 69
4.2.1 DM9000A芯片介紹 69
4.2.2 DM9000A原理 72
4.2.3 系統(tǒng)整體結(jié)構(gòu) 76
4.3 硬件設(shè)計(jì) 76
4.3.1 DM9000A與Avalon總線接口設(shè)計(jì) 76
4.3.2 SEG7_LUT_8與Avalon總線接口設(shè)計(jì) 79
4.3.3 SOPC系統(tǒng)的創(chuàng)建 80
4.4 軟件設(shè)計(jì) 88
4.4.1 系統(tǒng)軟件 88
4.4.2 應(yīng)用軟件 96
4.5 實(shí)例總結(jié) 100
第5章 基于SOPC的SD卡音樂播放器 101
5.1 實(shí)例介紹 101
5.2 設(shè)計(jì)思路與原理 101
5.2.1 SD卡簡介 101
5.2.2 WM8731芯片簡介 105
5.2.3 系統(tǒng)整體結(jié)構(gòu) 107
5.3 硬件設(shè)計(jì) 108
5.3.1 Audio_DAC_FIFO與Avalon總線接口模塊設(shè)計(jì) 108
5.3.2 SOPC系統(tǒng)的創(chuàng)建 112
5.4 軟件設(shè)計(jì) 121
5.5 實(shí)例總結(jié) 129
第6章 基于SOPC 的十進(jìn)制浮點(diǎn)乘法器 130
6.1 實(shí)例介紹 130
6.2 設(shè)計(jì)思路與原理 131
6.2.1 IEEE-754r十進(jìn)制浮點(diǎn)數(shù)表示規(guī)范 131
6.2.2 Signed-Digit radix系列算法 132
6.2.3 系統(tǒng)整體結(jié)構(gòu) 139
6.3 硬件設(shè)計(jì) 140
6.3.1 十進(jìn)制浮點(diǎn)乘法單元的IP核設(shè)計(jì) 140
6.3.2 SOPC系統(tǒng)的創(chuàng)建 162
6.4 軟件設(shè)計(jì)與綜合測試 169
6.4.1 軟件設(shè)計(jì) 169
6.4.2 系統(tǒng)綜合與仿真測試 172
6.5 實(shí)例總結(jié) 176
第7章 基于AES算法的實(shí)時(shí)加/解密系統(tǒng) 177
7.1 實(shí)例介紹 177
7.2 設(shè)計(jì)思路與原理 178
7.2.1 AES算法簡介 178
7.2.2 AES加/解密流程 179
7.2.3 系統(tǒng)整體結(jié)構(gòu) 184
7.3 硬件設(shè)計(jì) 185
7.3.1 AES IP核設(shè)計(jì) 185
7.3.2 SOPC系統(tǒng)的創(chuàng)建 213
7.4 軟件設(shè)計(jì)與綜合測試 227
7.4.1 軟件設(shè)計(jì) 227
7.4.2 系統(tǒng)綜合與仿真測試 235
7.5 實(shí)例總結(jié) 239
第8章 常見問題與開發(fā)技巧總結(jié) 240
8.1 Quartus II常見問題 240
8.2 ModelSim常見問題 250
8.3 Nios II常見問題 254
8.4 開發(fā)技巧總結(jié) 260
書單推薦
