第1章系統(tǒng)級封裝技術(shù)介紹
1.1引言
1.2電子系統(tǒng)數(shù)據(jù)集成趨勢
1.3電子系統(tǒng)組成部分
1.4系統(tǒng)技術(shù)演變
1.55個(gè)主要的系統(tǒng)技術(shù)
1.5.1分立式器件的SOB技術(shù)
1.5.2在單芯片上實(shí)現(xiàn)兩個(gè)或多系統(tǒng)功能的SOC技術(shù)
1.5.3多芯片模塊(MCM)：兩個(gè)或多個(gè)芯片水平互連封裝集成
1.5.4堆疊式IC和封裝(SIP)：兩個(gè)或多個(gè)芯片堆疊封裝集成(3D Moore
定律)
1.6系統(tǒng)級封裝技術(shù)(最好的IC和系統(tǒng)集成模塊)
1.6.1概述
1.6.2微型化趨勢
1.75個(gè)系統(tǒng)技術(shù)的比較
1.8SOP全球發(fā)展?fàn)顩r
1.8.1光學(xué)SOP
1.8.2射頻SOP
1.8.3嵌入式無源SOP
1.8.4MEMS SOP
1.9SOP技術(shù)實(shí)施
1.10SOP技術(shù)
1.11總結(jié)
參考文獻(xiàn)
第2章片上系統(tǒng)(SOC)簡介
2.1引言
2.2關(guān)鍵客戶需求
2.3SOC架構(gòu)
2.4SOC設(shè)計(jì)挑戰(zhàn)
2.4.1SOC設(shè)計(jì)階段1——SOC定義與挑戰(zhàn)
2.4.2SOC設(shè)計(jì)階段2——SOC創(chuàng)建過程與挑戰(zhàn)
2.5總結(jié)
參考文獻(xiàn)
第3章堆疊式IC和封裝(SIP)
3.1SIP定義
3.1.1定義
3.1.2應(yīng)用
3.1.3SIP的主要發(fā)展圖和分類
3.2SIP面臨的挑戰(zhàn)
3.2.1材料和工藝流程問題
3.2.2機(jī)械問題
3.2.3電學(xué)問題
3.2.4熱學(xué)問題
3.3非TSV SIP技術(shù)
3.3.1非TSV SIP的歷史變革
3.3.2芯片堆疊
3.3.3封裝堆疊
3.3.4芯片堆疊與封裝堆疊
3.4TSV SIP技術(shù)
3.4.1引言
3.4.2三維TSV技術(shù)的歷史演變
3.4.3基本的TSV技術(shù)
3.4.4采用TSV的各種三維集成技術(shù)
3.4.5硅載片技術(shù)
3.5未來趨勢
參考文獻(xiàn)
第4章混合信號(hào)(SOP)設(shè)計(jì)
4.1引言
4.1.1混合信號(hào)器件與系統(tǒng)
4.1.2移動(dòng)應(yīng)用集成的重要性
4.1.3混合信號(hào)系統(tǒng)架構(gòu)
4.1.4混合信號(hào)設(shè)計(jì)的挑戰(zhàn)
4.1.5制造技術(shù)
4.2用于RF前端的嵌入式無源器件設(shè)計(jì)
4.2.1嵌入式電感
4.2.2嵌入式電容
4.2.3嵌入式濾波器
4.2.4嵌入式平衡?非平衡轉(zhuǎn)換器
4.2.5濾波器?Balun網(wǎng)絡(luò)
4.2.6可調(diào)諧濾波器
4.3芯片?封裝協(xié)同設(shè)計(jì)
4.3.1低噪聲放大器設(shè)計(jì)
4.3.2并發(fā)振蕩器設(shè)計(jì)
4.4無線局域網(wǎng)的RF前端模塊設(shè)計(jì)
4.5設(shè)計(jì)工具
4.5.1嵌入式RF電路尺寸設(shè)計(jì)
4.5.2信號(hào)模型和電源傳送網(wǎng)絡(luò)
4.5.3有理函數(shù)、網(wǎng)絡(luò)合成與瞬態(tài)仿真
4.5.4生產(chǎn)設(shè)計(jì)
4.6耦合
4.6.1模擬?模擬耦合
4.6.2數(shù)字?模擬耦合
4.7去耦合
4.7.1數(shù)字應(yīng)用中去耦的需要
4.7.2貼片電容的問題
4.7.3嵌入式去耦
4.7.4嵌入式電容的特征
4.8電磁帶隙(EBG)結(jié)構(gòu)
4.8.1EBG結(jié)構(gòu)分析與設(shè)計(jì)
4.8.2EBG在抑制電源噪聲方面的應(yīng)用
4.8.3EBG的輻射分析
4.9總結(jié)
參考文獻(xiàn)
第5章射頻系統(tǒng)級封裝(RF SOP)
5.1引言
5.2RF SOP概念
5.3RF封裝技術(shù)的歷史演變
5.4RF SOP技術(shù)
5.4.1建模與優(yōu)化
5.4.2RF基板材料技術(shù)
5.4.3天線
5.4.4電感器
5.4.5RF電容器
5.4.6電阻
5.4.7濾波器
5.4.8平衡?不平衡變換器
5.4.9組合器
5.4.10RF MEMS開關(guān)
5.4.11電子標(biāo)簽(RFID)技術(shù)
5.5RF模塊集成
5.5.1無線局域網(wǎng)(WLAN)
5.5.2智能網(wǎng)絡(luò)傳輸器(INC)
5.6未來發(fā)展趨勢
參考文獻(xiàn)
第6章集成芯片到芯片的光電子系統(tǒng)級封裝
6.1引言
6.2光電子系統(tǒng)級封裝(SOP)的應(yīng)用
6.2.1高速數(shù)字系統(tǒng)與高性能計(jì)算
6.2.2RF?光學(xué)通信系統(tǒng)
6.3薄層光電子SOP的挑戰(zhàn)
6.3.1光學(xué)對準(zhǔn)
6.3.2薄膜光學(xué)波導(dǎo)材料的關(guān)鍵物理和光學(xué)特性
6.4光電子系統(tǒng)級封裝的優(yōu)點(diǎn)
6.4.1高速電氣與光學(xué)線路的性能對比
6.4.2布線密度
6.4.3功率損耗
6.4.4可靠性
6.5光電子系統(tǒng)級封裝(SOP)技術(shù)的發(fā)展
6.5.1板?板光學(xué)布線
6.5.2芯片?芯片光互連
6.6光電子SOP薄膜元件
6.6.1無源薄膜光波電路
6.6.2有源光電子SOP薄膜器件
6.6.3三維光波電路的良機(jī)
6.7SOP集成：界面光學(xué)耦合
6.8芯片上的光學(xué)電路
6.9光電子SOP的未來趨勢
6.10總結(jié)
參考文獻(xiàn)
第7章內(nèi)嵌多層布線和薄膜元件的SOP基板
7.1引言
7.2基板集成技術(shù)的歷史演變
7.3SOP基板
7.3.1動(dòng)力與挑戰(zhàn)
7.3.2嵌入低介電常數(shù)的電介質(zhì)、芯體與導(dǎo)體的超薄膜布線
7.3.3嵌入式無源器件
7.3.4嵌入式有源器件
7.3.5散熱材料和結(jié)構(gòu)的微型化
7.4SOP基板集成的未來
參考文獻(xiàn)
第8章混合信號(hào)SOP可靠性
8.1系統(tǒng)級可靠性注意事項(xiàng)
8.1.1失效機(jī)制
8.1.2為可靠性而設(shè)計(jì)
8.1.3可靠性驗(yàn)證
8.2多功能SOP基板的可靠性
8.2.1材料和工藝可靠性
8.2.2數(shù)字功能可靠性與驗(yàn)證
8.2.3射頻功能可靠性及驗(yàn)證
8.2.4光學(xué)功能可靠性及驗(yàn)證
8.2.5多功能系統(tǒng)穩(wěn)定性
8.3基板與IC的互連可靠性
8.3.1影響基板與集成電路互連可靠性的因素
8.3.2100μm倒裝芯片組裝可靠性
8.3.3防止芯片開裂的可靠性研究
8.3.4焊點(diǎn)可靠性
8.3.5界面黏結(jié)和濕氣對底部填料可靠性的影響
8.4未來的趨勢和發(fā)展方向
8.4.1發(fā)展焊料
8.4.2柔性互連
8.4.3焊料和納米互連之外的選擇
8.5總結(jié)
參考文獻(xiàn)
第9章MEMS封裝
9.1引言
9.2MEMS封裝中的挑戰(zhàn)
9.3芯片級與晶圓級封裝的對比
9.4晶圓鍵合技術(shù)
9.4.1直接鍵合
9.4.2利用中間層鍵合
9.5基于犧牲薄膜的密封技術(shù)
9.5.1刻蝕犧牲層材料
9.5.2犧牲層聚合物的分解
9.6低損耗聚合物封裝技術(shù)
9.7吸氣劑技術(shù)
9.7.1非揮發(fā)性吸氣劑
9.7.2薄膜吸氣劑
9.7.3使用吸氣劑提高M(jìn)EMS可靠性
9.8互連
9.9組裝
9.10總結(jié)和展望
參考文獻(xiàn)
第10章晶圓級SOP
10.1引言
10.1.1定義
10.1.2晶圓級封裝——?dú)v史進(jìn)程
10.2布線形成與再分布
10.2.1IC封裝間距間隙
10.2.2硅上再分布層關(guān)閉間距間隙
10.3晶圓級薄膜嵌入式元件
10.3.1再分布層中的嵌入式薄膜元件
10.3.2硅載體基板上的嵌入式薄膜元件
10.4晶圓級封裝和互連(WLPI)
10.4.1WLPI的分類
10.4.2WLSOP裝配
10.5三維WLSOP
10.6晶圓級檢測及老化
10.7總結(jié)
參考文獻(xiàn)
第11章系統(tǒng)級封裝（SOP）散熱
11.1SOP散熱基礎(chǔ)
11.1.1SOP熱影響
11.1.2基于SOP便攜式產(chǎn)品的系統(tǒng)級熱約束
11.2SOP模塊內(nèi)熱源
11.2.1數(shù)字SOP
11.2.2RF SOP
11.2.3光電子SOP
11.2.4MEMS SOP
11.3傳熱模式基礎(chǔ)
11.3.1傳導(dǎo)
11.3.2對流
11.3.3輻射換熱
11.4熱分析原理
11.4.1熱分析數(shù)值方法
11.4.2熱分析的實(shí)驗(yàn)方法
11.5熱管理技術(shù)
11.5.1概述
11.5.2熱設(shè)計(jì)技術(shù)
11.6功率最小化方法
11.6.1并行處理
11.6.2動(dòng)態(tài)電壓和頻率調(diào)節(jié)（DVFS）
11.6.3專用處理器（ASP）
11.6.4緩存功率優(yōu)化
11.6.5功率管理
11.7總結(jié)
參考文獻(xiàn)
第12章系統(tǒng)級封裝(SOP)模塊及系統(tǒng)的電測試
12.1SOP電測試面臨的挑戰(zhàn)
12.1.1HVM測試過程的目標(biāo)以及SOP面臨的挑戰(zhàn)
12.1.2SOP HVM的測試流程
12.2KGES測試
12.2.1基板互連測試
12.2.2嵌入式無源元件的測試
12.3數(shù)字子系統(tǒng)的優(yōu)質(zhì)嵌入式模塊測試
12.3.1邊界掃描——IEEE 1149.
12.3.2千兆赫數(shù)字測試：最新進(jìn)展
12.4混合信號(hào)和RF子系統(tǒng)的KGEM測試
12.4.1測試策略
12.4.2故障模型和檢測質(zhì)量
12.4.3使用專用電路對規(guī)范參數(shù)的直接測量
12.4.4混合信號(hào)和RF電路的替代測試方法
12.5總結(jié)
參考文獻(xiàn)
第13章生物傳感器SOP
13.1引言
13.1.1SOP：高度小型化的電子系統(tǒng)技術(shù)
13.1.2用于小型化生物醫(yī)療植入物和傳感系統(tǒng)的生物傳感器SOP
13.1.3生物傳感器SOP組成
13.2生物傳感
13.2.1生物流體傳送微通道
13.2.2生物感應(yīng)單元（探針）設(shè)計(jì)和制備
13.2.3探針?目標(biāo)分子雜交
13.3信號(hào)轉(zhuǎn)換
13.3.1信號(hào)轉(zhuǎn)換元件中的納米材料和納米結(jié)構(gòu)
13.3.2信號(hào)轉(zhuǎn)換元件的表面改性和生物功能化
13.3.3信號(hào)轉(zhuǎn)換方法
13.4信號(hào)探測和電子處理
13.4.1低功率ASIC和生物SOP的合成信號(hào)設(shè)計(jì)
13.4.2生物SOP基板集成技術(shù)
13.5總結(jié)和未來趨勢
13.5.1概述
13.5.2納米生物SOP集成的挑戰(zhàn)
參考文獻(xiàn)
縮略語