普通高等教育電氣電子類工程應(yīng)用型“十二五”規(guī)劃教材：EDA技術(shù)及應(yīng)用
定 價(jià)：45 元
叢書(shū)名：普通高等教育電氣電子類工程應(yīng)用型“十二五”規(guī)劃教材
- 作者：孫宏國(guó) ，周磊 著
- 出版時(shí)間：2013/1/1
- ISBN：9787111404347
- 出 版 社：機(jī)械工業(yè)出版社
- 中圖法分類：TN702.2
- 頁(yè)碼：354
- 紙張：膠版紙
- 版次：1
- 開(kāi)本：16開(kāi)
《普通高等教育電氣電子類工程應(yīng)用型“十二五”規(guī)劃教材：EDA技術(shù)及應(yīng)用》共6章，第1章講述了EDA技術(shù)的特點(diǎn)、概念和數(shù)字系統(tǒng)的設(shè)計(jì)方法；第2章介紹了VHDL語(yǔ)言的基本語(yǔ)法特點(diǎn)、程序結(jié)構(gòu)、常用語(yǔ)句以及相關(guān)基礎(chǔ)知識(shí)；第3章介紹了一些典型的基本門電路、組合邏輯電路和時(shí)序邏輯電路VHDL語(yǔ)言的實(shí)現(xiàn)方式；第4章介紹了Aitera公司的綜合開(kāi)發(fā)軟件的特點(diǎn)和使用方法；第5章介紹了EDA技術(shù)在不同專業(yè)的工程應(yīng)用案例；第6章列舉了20個(gè)基礎(chǔ)性和綜合性實(shí)驗(yàn)項(xiàng)目；附錄A介紹了YCITSOPC_V1．0實(shí)驗(yàn)開(kāi)發(fā)板；附錄B介紹了可編程邏輯器件及其配置。
《普通高等教育電氣電子類工程應(yīng)用型“十二五”規(guī)劃教材：EDA技術(shù)及應(yīng)用》可作為高等學(xué)校電氣類、電子信息類、自動(dòng)化類、計(jì)算機(jī)類本、�？茖I(yè)的“EDA技術(shù)”課程的教材，亦可作為參加電子設(shè)計(jì)競(jìng)賽的培訓(xùn)教材和參考書(shū)，還可作為電子愛(ài)好者的自學(xué)教程。
《普通高等教育電氣電子類工程應(yīng)用型“十二五”規(guī)劃教材：EDA技術(shù)及應(yīng)用》在介紹VHDL基本語(yǔ)法時(shí)，從基本結(jié)構(gòu)、數(shù)據(jù)類型、基本語(yǔ)句到可用資源（庫(kù)）以及子程序，由簡(jiǎn)單到復(fù)雜，并對(duì)常用的基本邏輯單元進(jìn)行了VHDL語(yǔ)言的描述和仿真，有利于知識(shí)的進(jìn)一步消化。
前言
第1章 EDA技術(shù)概述
1.1 EDA技術(shù)的涵義
1.2 EDA技術(shù)的發(fā)展歷程
1.3 EDA技術(shù)的主要內(nèi)容
1.4 EDA軟件系統(tǒng)的構(gòu)成
1.5 EDA的工程設(shè)計(jì)流程
1.6 數(shù)字系統(tǒng)的設(shè)計(jì)
1.6.1 數(shù)字系統(tǒng)的設(shè)計(jì)模型
1.6.2 數(shù)字系統(tǒng)的設(shè)計(jì)方法
1.6.3 數(shù)字系統(tǒng)的設(shè)計(jì)準(zhǔn)則
1.6.4 數(shù)字系統(tǒng)的設(shè)計(jì)步驟
習(xí)題
第2章 VHDL語(yǔ)言程序基礎(chǔ)
2.1 概述
2.2 VHDL語(yǔ)言程序的結(jié)構(gòu)
2.2.1 VHDl語(yǔ)言程序設(shè)計(jì)的基本單元
2.2.2 實(shí)體
2.2.3 構(gòu)造體
2.2.4 配置
2.3 VHDL設(shè)計(jì)資源
2.3.1 庫(kù)
2.3.2 包集合
2.4 VHDL語(yǔ)言要素
2.4.1 標(biāo)志符
2.4.2 數(shù)據(jù)對(duì)象
2.4.3 VHDL的數(shù)據(jù)類型
2.4.4 VHDL運(yùn)算符
2.4.5 VHDL的屬性
2.4.6 常見(jiàn)錯(cuò)誤
2.5 VHDL語(yǔ)言的描述方式
2.5.1 行為描述
2.5.2 數(shù)據(jù)流描述
2.5.3 結(jié)構(gòu)描述
2.6 VHDL順序語(yǔ)句
2.6.1 賦值語(yǔ)句
2.6.2 轉(zhuǎn)向控制語(yǔ)句
2.6.3 等待語(yǔ)句
2.6.4 子程序調(diào)用語(yǔ)句
2.6.5 返回語(yǔ)句
2.6.6 空操作語(yǔ)句
2.6.7 其他語(yǔ)句
2.7 VHDL并行語(yǔ)句
2.7.1 進(jìn)程語(yǔ)句
2.7.2 塊語(yǔ)句
2.7.3 并行信號(hào)賦值語(yǔ)句
2.7.4 并行過(guò)程調(diào)用語(yǔ)句
2.7.5 元件例化語(yǔ)句
2.7.6 生成語(yǔ)句
2.8 子程序
2.8.1 函數(shù)
2.8.2 重載函數(shù)
2.8.3 過(guò)程
2.8.4 重載過(guò)程
習(xí)題
第3章 基本邏輯單元的VHDL模型
3.1 組合邏輯電路設(shè)計(jì)
3.1.1 基本邏輯門設(shè)計(jì)
3.1.2 編碼器、譯碼器和數(shù)據(jù)選擇器
3.1.3 加法器
3.1.4 三態(tài)門及總線緩沖器
3.1.5 運(yùn)算電路
3.2 時(shí)序邏輯電路設(shè)計(jì)
3.2.1 觸發(fā)器
3.2.2 寄存器
3.2.3 計(jì)數(shù)器
3.2.4 分頻器
3.2.5 序列信號(hào)發(fā)生器和檢測(cè)器
3.3 存儲(chǔ)器
3.3.1 存儲(chǔ)器描述中的一些共性問(wèn)題
3.3.2 只讀存儲(chǔ)器
3.3.3 隨機(jī)存儲(chǔ)器
3.3.4 堆棧
3 4 有限狀態(tài)機(jī)
3.4.1 有限狀態(tài)機(jī)的分類
3.4.2 有限狀態(tài)機(jī)的應(yīng)用
習(xí)題
第4章 QuartusⅡ介紹與使用
4.1 概述
4.2 創(chuàng)建第一個(gè)工程
4.2.1 使用工程向?qū)?chuàng)建工程
4.2.2 完善頂層設(shè)計(jì)文件
4.2.3 Quartu8Ⅱ的交叉探索
4.2.4 約束設(shè)計(jì)
4.2.5 輸入／輸出端口配置
4.3 設(shè)計(jì)的時(shí)序約束
4.4 團(tuán)隊(duì)協(xié)作及邏輯鎖定
4.5 ModelSim仿真
4.6 SignalTap II的使用
4.7 時(shí)序逼近
第5章 EDA技術(shù)工程應(yīng)用實(shí)例
5.1 SOPC設(shè)計(jì)
5.1.1 概述
5.1.2 Hell0 World工程
5.1.3 EPCs+FPGA+SDRAM結(jié)構(gòu)
5.1.4 小結(jié)
5.2 基于FPGA的PlD算法實(shí)現(xiàn)
5.2.1 概述
5.2.2 數(shù)字PID控制器
5.2.3 PID算法的程序流程
5.2.4 FPGA實(shí)現(xiàn)PID的原理
5.2.5 構(gòu)建PID模塊
5.2.6 軟PID控制的實(shí)現(xiàn)
5.3 8031內(nèi)核設(shè)計(jì)
5.3.1 ALu部分
5.3.2 定時(shí)器／計(jì)數(shù)器
5.3.3 中斷
5.3.4 串行接口
5.3.5 RAM和ROM
5.4 EDA在無(wú)功補(bǔ)償控制系統(tǒng)中的應(yīng)用
5.4.1 系統(tǒng)框圖
5.4.2 功率因數(shù)和低壓系統(tǒng)工作頻率的測(cè)量
5.4.3 晶閘管觸發(fā)脈沖產(chǎn)生電路
5.4.4 誤差分析
5.4.5 小結(jié)
5.5 數(shù)字鐘的EDA設(shè)計(jì)
5.5.1 設(shè)計(jì)要求
5.5.2 功能描述
5.5.3 各單元電路的實(shí)現(xiàn)
5.5.4 數(shù)字鐘的頂層電路設(shè)計(jì)
第6章 EDA技術(shù)實(shí)驗(yàn)
6.1 Quartu8 II的使用
6.2 7人表決器
6.3 格雷碼變換電路
6.4 BCD碼加法器
6.5 4位全加器
6.6 英語(yǔ)字母顯示電路
6.7 4位并行乘法器
6.8 設(shè)計(jì)基本觸發(fā)器
6.9 設(shè)計(jì)74LSl60計(jì)數(shù)器功能模塊
6.10 步長(zhǎng)可變的加減計(jì)數(shù)器
6.11 可控脈沖發(fā)生器
6.12 正負(fù)脈寬數(shù)控調(diào)制信號(hào)發(fā)生器
6.13 序列檢測(cè)器
6.14 4位移位乘法器
6.15 出租車計(jì)費(fèi)器
6.16 數(shù)字秒表
6.17 頻率計(jì)
6.18 交通燈控制器
6.19 數(shù)碼鎖
6.20 乒乓球游戲機(jī)
附錄
附錄A Ycrr_SOPC_V1.0實(shí)驗(yàn)開(kāi)發(fā)板簡(jiǎn)介
附錄B可編程邏輯器件簡(jiǎn)介及其配置
參考文獻(xiàn)
書(shū)單推薦
