第一章 數(shù)制和編碼
1.1 進(jìn)位計(jì)數(shù)制
1.2 進(jìn)位計(jì)數(shù)制的相互轉(zhuǎn)換
1.2.1 多項(xiàng)式替代法
1.2.2 基數(shù)乘除法
1.2.3 任意兩種進(jìn)制之間的轉(zhuǎn)換
1.2.4 直接轉(zhuǎn)換法
1.2.5 數(shù)制轉(zhuǎn)換時(shí)小數(shù)位數(shù)的確定
1.3 帶符號(hào)數(shù)的代碼表示
1.3.1 原碼
1.3.2 反碼
1.3.3 補(bǔ)碼
1.3.4 十進(jìn)制數(shù)的補(bǔ)碼
1.4 帶符號(hào)數(shù)的加、減運(yùn)算
1.5 十進(jìn)制數(shù)的常用代碼

第一章 數(shù)制和編碼
1.1 進(jìn)位計(jì)數(shù)制
1.2 進(jìn)位計(jì)數(shù)制的相互轉(zhuǎn)換
1.2.1 多項(xiàng)式替代法
1.2.2 基數(shù)乘除法
1.2.3 任意兩種進(jìn)制之間的轉(zhuǎn)換
1.2.4 直接轉(zhuǎn)換法
1.2.5 數(shù)制轉(zhuǎn)換時(shí)小數(shù)位數(shù)的確定
1.3 帶符號(hào)數(shù)的代碼表示
1.3.1 原碼
1.3.2 反碼
1.3.3 補(bǔ)碼
1.3.4 十進(jìn)制數(shù)的補(bǔ)碼
1.4 帶符號(hào)數(shù)的加、減運(yùn)算
1.5 十進(jìn)制數(shù)的常用代碼
1.5.1 8421碼
1.5.2 2421碼
1.5.3 余3碼
1.6 可靠性編碼
1.6.1 格雷碼
1.6.2 奇偶校驗(yàn)碼
1.6.3 海明校驗(yàn)碼
習(xí)題
第二章 邏輯代數(shù)基礎(chǔ)
2.1 邏輯代數(shù)中的幾個(gè)概念
2.2 邏輯代數(shù)的基本運(yùn)算
2.2.1 與運(yùn)算（邏輯乘）
2.2.2 或運(yùn)算（邏輯加）
2.2.3 非運(yùn)算（邏輯非）
2.3 邏輯代數(shù)的基本定理及規(guī)則
2.3.1 邏輯代數(shù)的基本公理
2.3.2 邏輯代數(shù)的基本定理
2.3.3 邏輯代數(shù)的基本規(guī)則
2.4 邏輯函數(shù)的性質(zhì)
2.4.1 復(fù)合邏輯
2.4.2 邏輯函數(shù)的基本表達(dá)式
2.4.3 邏輯函數(shù)的標(biāo)準(zhǔn)形式
2.5 邏輯函數(shù)的化簡(jiǎn)
2.5.1 代數(shù)法化簡(jiǎn)
2.5.2 卡諾圖法
2.5.3 利用無(wú)關(guān)項(xiàng)化簡(jiǎn)函數(shù)表達(dá)式
2.5.4 輸入無(wú)反變量的函數(shù)的化簡(jiǎn)
2.5.5 多輸出函數(shù)的化簡(jiǎn)
2.5.6 Qulne-McCluskey（Q-M）法
習(xí)題
第三章 組合邏輯電路的分析與設(shè)計(jì)
3.1 邏輯電路設(shè)計(jì)文檔標(biāo)準(zhǔn)
3.1.1 框圖
3.1.2 門(mén)的符號(hào)標(biāo)準(zhǔn)
3.1.3 信號(hào)名和有效級(jí)
3.1.4 引端的有效級(jí)
3.1.5 引端有效級(jí)的變換
3.1.6 圖面布局及總線
3.1.7 時(shí)間圖
3.2 組合電路分析
3.2.1 利用表達(dá)式和真值表進(jìn)行電路分析
3.2.2 組合電路分析之電路性能評(píng)價(jià)及電路改進(jìn)
3.3 組合電路設(shè)計(jì)的一般方法
3.3.1 根據(jù)邏輯問(wèn)題的描述寫(xiě)出邏輯表達(dá)式
3.3.2 邏輯電路的變換
3.4 組合電路中的競(jìng)爭(zhēng)與險(xiǎn)象
3.4.1 競(jìng)爭(zhēng)現(xiàn)象
3.4.2 險(xiǎn)象
3.4.3 險(xiǎn)象的判別
3.4.4 險(xiǎn)象的消除
3.5 常用MSI組合邏輯器件及其應(yīng)用
3.5.1 譯碼器
3.5.2 編碼器
3.5.3 三態(tài)緩沖器
3.5.4 多路選擇器
3.5.5 奇偶校驗(yàn)電路
3.5.6 比較器
3.5.7 加法器
習(xí)題
第四章 同步時(shí)序電路的分析
4.1 時(shí)序電路概述
4.1.1 時(shí)序電路的一般形式
4.1.2 時(shí)序電路的分類
4.1.3 時(shí)序電路的描述方法
4.2 雙穩(wěn)態(tài)元件
4.2.1 S－R鎖存器
4.2.2 ／S－／R鎖存器
4.2.3 帶使能端的S-R鎖存器
4.2.4 D鎖存器
4.2.5 邊沿觸發(fā)D觸發(fā)器
4.2.6 主從S－R觸發(fā)器
4.2.7 主從J－K觸發(fā)器
4.2.8 邊沿觸發(fā)J－K觸發(fā)器
4.2.9 T觸發(fā)器
4.3 同步時(shí)序電路的分析方法
4.4 計(jì)數(shù)器
4.4.1 二進(jìn)制串行計(jì)數(shù)器
4.4.2 二進(jìn)制同步計(jì)數(shù)器
4.4.3 用跳越的方法實(shí)現(xiàn)任意模數(shù)的計(jì)數(shù)器
4.4.4 強(qiáng)置位計(jì)數(shù)器
4.4.5 預(yù)置位計(jì)數(shù)器
4.4.6 修正式計(jì)數(shù)器
4.4.7 MSI計(jì)數(shù)器及應(yīng)用
4.5 寄存器
4.5.1 并行寄存器
4.5.2 移位寄存器
4.5.3 MSI寄存器應(yīng)用舉例——數(shù)據(jù)串、并行的轉(zhuǎn)換
4.6 節(jié)拍分配器
4.6.1 計(jì)數(shù)型節(jié)拍分配器
4.6.2 移位型節(jié)拍分配器
4.6.3 MSI節(jié)拍分配器舉例
習(xí)題
第五章 同步時(shí)序電路的設(shè)計(jì)
5.1 建立原始狀態(tài)表
5.2 狀態(tài)化簡(jiǎn)
5.2.1 完全給定同步時(shí)序電路狀態(tài)表的化簡(jiǎn)
5.2.2 不完全給定同步時(shí)序電路狀態(tài)表的化簡(jiǎn)
5.3 狀態(tài)分配
5.3.1 狀態(tài)編碼的一般問(wèn)題
5.3.2 相鄰狀態(tài)分配法
5.4 選擇觸發(fā)器類型及確定激勵(lì)函數(shù)和輸出函數(shù)
5.4.1 選擇觸發(fā)器類型
5.4.2 確定激勵(lì)函數(shù)和輸出函數(shù)
5.5 設(shè)計(jì)舉例
習(xí)題
第六章 異步時(shí)序電路的分析與設(shè)計(jì)
……
第七章 可編程邏輯器件（PLD）
第八章 數(shù)字系統(tǒng)設(shè)計(jì)
附錄一 TTI.／SSI電路的型號(hào)
附錄二 某些TTL／MSI集成電路產(chǎn)品
附錄三 某些74LS系列器件引腳圖
附錄四 某些PLD、ROM、RAM器件
引腳圖
參考文獻(xiàn)